| 1 |
1
제1단이 제1 전원의 제1단과 연결되며, 제2단이 제2 전원의 제1단과 연결되고, 제3단을 통하여 입력 신호를 인가받아 상기 제1단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터;제1단이 상기 제1 트랜지스터의 제1단과 연결되고, 제2단이 상기 제1 트랜지스터의 제2단과 연결되는 제2 트랜지스터; 및제1단이 상기 제1 전원의 제2단 및 상기 제2 트랜지스터의 제3단과 연결되고, 제2단이 상기 제2 전원의 제2단과 연결되며, 제3단이 상기 제1 트랜지스터 및 제2 트랜지스터의 제1단에 연결되는 제3 트랜지스터를 포함하며,상기 제2 전원은 상기 제1 전원의 양단의 각각의 전위보다 낮은 전압을 공급하는 단일 입력 신호를 이용한 차동 증폭기
|
| 2 |
2
제1항에 있어서,제1단이 상기 제1 트랜지스터 및 제2 트랜지스터의 제1단에 연결되고, 제2단이 제3 트랜지스터의 제1단에 연결되는 제1 커패시터를 더 포함하는 단일 입력 신호를 이용한 차동 증폭기
|
| 3 |
3
제2항에 있어서,상기 제3 트랜지스터의 제1단에는 상기 제1 트랜지스터의 제1단을 통해 출력되는 신호와 반대 위상의 신호가 출력되는 단일 입력 신호를 이용한 차동 증폭기
|
| 4 |
4
제3항에 있어서,제1단이 상기 제1 트랜지스터 및 제2 트랜지스터의 제1단과 연결되고, 제2단이 바이어스 전원 및 상기 제3 트랜지스터의 제3단과 연결되는 제2 커패시터; 및제1단이 상기 제3 트랜지스터의 제1단과 연결되고, 제2단이 상기 바이어스 전원 및 상기 제2 트랜지스터의 제3단과 연결되는 제3 커패시터를 더 포함하는 단일 입력 신호를 이용한 차동 증폭기
|
| 5 |
5
청구항 5은(는) 설정등록료 납부시 포기되었습니다
|
| 6 |
6
청구항 6은(는) 설정등록료 납부시 포기되었습니다
|
| 7 |
7
제3항에 있어서,제1단이 상기 제1 전원의 제1단과 연결되고, 제2단이 상기 제1 트랜지스터 및 제2 트랜지스터의 제1단과 연결되는 제4 트랜지스터;제1단이 상기 제1 전원의 제2단과 연결되고, 제2단이 상기 제3 트랜지스터의 제1단과 연결되는 제5 트랜지스터; 및제1단이 상기 제4 트랜지스터 및 제5 트랜지스터의 제3단과 연결되는 제1 바이어스 전원을 더 포함하여 캐코스드(Cascode) 구조를 형성하는 단일 입력 신호를 이용한 차동 증폭기
|
| 8 |
8
청구항 8은(는) 설정등록료 납부시 포기되었습니다
|
| 9 |
9
청구항 9은(는) 설정등록료 납부시 포기되었습니다
|
| 10 |
10
청구항 10은(는) 설정등록료 납부시 포기되었습니다
|
| 11 |
11
청구항 11은(는) 설정등록료 납부시 포기되었습니다
|
| 12 |
12
제1단이 변압기의 1차 코일의 제1단과 연결되며, 제2단이 제1 전원의 전원보다 낮은 전압을 공급하는 제2 전원과 연결되고, 제3단을 통하여 입력 신호를 인가받아 제1단을 통하여 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터;제1단이 상기 제1 트랜지스터의 제1단과 연결되고, 제2단이 상기 제1 트랜지스터의 제2단과 연결되고, 제3단이 상기 변압기의 2차 코일의 제1단에 연결되는 제2 트랜지스터;제1단이 상기 1차 코일의 제2단과 연결되고, 제2단이 상기 제2 전원과 연결되며, 제3단이 상기 2차 코일의 제2단과 연결되는 제3 트랜지스터; 및제1단이 상기 제1 트랜지스터 및 제2 트랜지스터의 제1단과 연결되고, 제2단이 상기 제3 트랜지스터의 제1단과 연결되는 제1 커패시터를 포함하고,상기 제1 전원은 상기 1차 코일의 제3단에 연결되고, 제1 바이어스 전원은 상기 2차 코일의 제3단에 연결되는 차동 증폭기
|
| 13 |
13
삭제
|
