| 1 |
1
출력 신호의 주파수가 디지털 제어 코드(M)(이하 '제 1 디지털 제어 코드'라 한다)에 따라 제어되는 디지털 컨트롤 오실레이터(이하, '제 1 디지털 컨트롤 오실레이터'라 한다)(200)를 포함하는 위상 고정 루프(1)(이하 '제 1 위상 고정 루프'라 한다)로서,상기 제 1 디지털 컨트롤 오실레이터(200)는,상기 제 1 디지털 제어 코드(M)를 입력받아 상기 제 1 디지털 제어 코드(M)에 따라 피드백 경로 상의 신호에 대한 분주비가 제어되며, 상기 제 1 위상 고정 루프(1)의 내부에 있는 또 다른 위상 고정 루프(이하 '제 2 위상 고정 루프'라 한다)(200');상기 제 2 위상 고정 루프(200')의 출력 신호를 분주하되 적어도 상기 제 2 위상 고정 루프(200')의 오실레이터를 제어하는 제어 신호를 이용하여 분주비가 자동 선택되는 분주 블럭(600);을 포함하여 구성되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 2 |
2
출력 신호의 주파수가 디지털 제어 코드(M)(이하 '제 1 디지털 제어 코드'라 한다)에 따라 제어되는 디지털 컨트롤 오실레이터(이하, '제 1 디지털 컨트롤 오실레이터'라 한다)(200)를 포함하는 위상 고정 루프(1)(이하 '제 1 위상 고정 루프'라 한다)로서,상기 제 1 디지털 컨트롤 오실레이터(200)는 상기 제 1 위상 고정 루프(1)의 내부에 있는 또 다른 위상 고정 루프(이하 '제 2 위상 고정 루프'라 한다)(200')을 이용하여 구현되되,상기 제 2 위상 고정 루프(200')에 포함되어야 하는 오실레이터는, 디지털 제어 코드(이하 '제 2 디지털 제어 코드'라 한다)에 따라 주파수가 제어되는 디지털 컨트롤 오실레이터(이하 '제 2 디지털 컨트롤 오실레이터'라 한다)(240)를 포함하는 디지털 컨트롤 오실레이터 블럭(280)으로써 구현되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 3 |
3
청구항 2에 있어서,상기 제 1 디지털 컨트롤 오실레이터(200)는,상기 제 2 디지털 컨트롤 오실레이터(240)의 출력 신호를 분주하되 적어도 상기 제 2 디지털 제어 코드를 이용하여 분주비(S)가 자동 선택되는 분주 블럭(600)을 더 포함하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 4 |
4
청구항 3에 있어서,상기 제 2 디지털 제어 코드는,상기 제 2 디지털 컨트롤 오실레이터(240)의 코아스 튜닝을 위한 코아스 코드와, 상기 제 2 디지털 컨트롤 오실레이터(240)의 파인 튜닝을 위한 파인 코드를 포함하며, 상기 분주비(S)는 상기 코아스 코드의 오버플로우가 생기는 경우 증감되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 5 |
5
청구항 3에 있어서,상기 분주비(S)의 초기값은, 적어도 상기 제 2 디지털 컨트롤 오실레이터(240)가 출력할 수 있는 최저 주파수(FDCO_MIN) 및 최대 주파수(FDCO_MAX), 상기 제 1 디지털 위상 고정 루프(1)로 입력되는 레퍼런스 클럭의 주파수(FIN1), 및 상기 제 1 디지털 위상 고정 루프(1)의 주파수 게인(N)를 이용하여 자동 결정되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 6 |
6
청구항 3에 있어서,적어도 상기 제 2 디지털 컨트롤 오실레이터(240)에 대하여 상기 제 2 디지털 제어 코드의 최대값 및 최소값을 선택적으로 제공함으로써 상기 제 2 디지털 컨트롤 오실레이터(240)에서 출력되는 출력신호를 입력받아 상기 분주비(S)의 최대값 및 최소값을 연산하는 회로(500)를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 7 |
7
청구항 2에 있어서,상기 제 2 디지털 제어 코드는,상기 제 2 디지털 컨트롤 오실레이터(240)의 코아스 튜닝을 위한 코아스 코드와, 상기 제 2 디지털 컨트롤 오실레이터(240)의 파인 튜닝을 위한 파인 코드를 포함하며, 상기 코아스 코드는 상기 파인 코드의 오버플로우 또는 언더플로우가 생기는 경우 증감되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 8 |
8
청구항 7에 있어서,상기 파인 코드 및 상기 코아스 코드와 상기 제 2 디지털 컨트롤 오실레이터(240)의 출력 신호를 분주하는 분주비(S)가 증감됨에 있어서,상기 파인 코드, 상기 코아스 코드 및 상기 분주비(S)의 순서로 증감되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
청구항 1 또는 청구항 2에 있어서,상기 제 1 디지털 컨트롤 오실레이터는 파인 튜닝 셀을 포함하며,상기 파인 튜닝 셀은,제 1 전원단 및 제 2 전원단으로부터 전원을 공급받고 입력단의 신호를 인버팅하여 출력단에 출력하되, 인에이블 신호에 따라 상기 인버팅한 출력을 상기 출력단으로 제공하거나 상기 출력단이 트라이 스테이트 상태가 되게 하는 트라이 스테이트 인버터(242)로써 구현되며,상기 제 1 전원단과 상기 출력단 사이의 전류 경로 상에 삽입되고 적어도 하나 이상의 다이오드 커넥션된 PMOS(242_P3);상기 제 2 전원단과 상기 출력단 사이의 전류 경로 상에 삽입되고 적어도 하나 이상의 다이오드 커넥션된 NMOS(242_N3);를 포함하여 구성됨으로써, 상기 인에이블 신호의 온오프에 따른 전류 변화량을 저감하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 14 |
14
청구항 13에 있어서,상기 하나 이상의 다이오드 커넥션된 PMOS(242_P3)는,상기 인에이블 신호에 따른 인에이블용 PMOS(242_P1)와 상기 제 1 전원단 사이에 위치하며,상기 하나 이상의 다이오드 커넥션된 NMOS(242_N3)는,상기 인에이블 신호에 따른 인에이블용 NMOS(242_N1)와 상기 제 2 전원단 사이에 위치하는 것을 특징으로 하는 디지털 위상 고정 루프
|
