맞춤기술찾기

이전대상기술

트랜지스터 증폭회로 및 이를 적용한 전력 증폭기

  • 기술번호 : KST2014054333
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 트랜지스터 증폭회로 및 이를 적용한 전력 증폭기가 제공된다. 본 트랜지스터 증폭회로는 복수개의 트랜지스터들을 게이트 단자들 사이 및 드레인 단자들 사이에 딜레이 라인을 연결하여 병렬연결할 수 있게 되어, 작은 트랜지스터들을 병렬 연결하는데 있어서 transformer를 사용하지 않고, 더욱이 병렬 연결 숫자에 제한 없이 트랜지스터를 병렬연결하여 트랜지스터 증폭회로를 구성할 수 있게 된다.
Int. CL H03F 1/22 (2006.01) H03F 3/20 (2006.01)
CPC H03F 1/223(2013.01) H03F 1/223(2013.01) H03F 1/223(2013.01)
출원번호/일자 1020110117489 (2011.11.11)
출원인 전자부품연구원
등록번호/일자 10-1319266-0000 (2013.10.11)
공개번호/일자 10-2013-0052184 (2013.05.22) 문서열기
공고번호/일자 (20131018) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.11.11)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김기진 대한민국 경기도 광주시 중앙로 ***-*,
2 안광호 대한민국 경기도 용인시 기흥구
3 박상훈 대한민국 서울특별시 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남충우 대한민국 서울 강남구 언주로 ***, *층(역삼동, 광진빌딩)(알렉스국제특허법률사무소)
2 노철호 대한민국 경기도 성남시 분당구 판교역로 ***, 에스동 ***호(삼평동,에이치스퀘어)(특허법인도담)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 세영테크 경상남도 창원시 마산회원구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.11.11 수리 (Accepted) 1-1-2011-0891876-94
2 선행기술조사의뢰서
Request for Prior Art Search
2012.08.21 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.09.21 수리 (Accepted) 9-1-2012-0074212-01
4 의견제출통지서
Notification of reason for refusal
2012.10.04 발송처리완료 (Completion of Transmission) 9-5-2012-0590483-19
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.12.04 수리 (Accepted) 1-1-2012-1004875-46
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.12.04 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-1004886-48
7 의견제출통지서
Notification of reason for refusal
2013.03.19 발송처리완료 (Completion of Transmission) 9-5-2013-0184099-56
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.17 수리 (Accepted) 4-1-2013-0013766-37
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.05.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0440314-71
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.05.20 수리 (Accepted) 1-1-2013-0440267-12
11 등록결정서
Decision to grant
2013.09.26 발송처리완료 (Completion of Transmission) 9-5-2013-0665126-06
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
서로 병렬로 연결된 2개 이상의 트랜지스터들;상기 2개 이상의 트랜지스터들의 각 게이트 단자들 사이에 연결된 적어도 하나의 제1 딜레이 라인; 및상기 2개 이상의 트랜지스터들의 각 드레인 단자들 사이에 연결된 적어도 하나의 제2 딜레이 라인;을 포함하고,상기 트랜지스터들이 직렬로 연결된 캐스캐이드 구조 n(n은 2 이상의 정수)개가 상기 제1 딜레이 라인 n-1개 및 상기 제2 딜레이 라인 n-1개를 통해 병렬로 연결된 구조인 것을 특징으로 하는 트랜지스터 증폭회로
2 2
제1항에 있어서, 상기 적어도 하나의 제1 딜레이 라인과 상기 적어도 하나의 제2 딜레이 라인은 서로 같은 저항값을 가지는 것을 특징으로 하는 트랜지스터 증폭회로
3 3
제1항에 있어서, 상기 적어도 하나의 제1 딜레이 라인과 상기 적어도 하나의 제2 딜레이 라인은 사이즈가 40㎛ 이하인 것을 특징으로 하는 트랜지스터 증폭회로
4 4
복수개의 트랜지스터 증폭회로를 포함하는 전력 증폭기에 있어서, 상기 복수개의 트랜지스터 증폭회로 중 적어도 하나는,서로 병렬로 연결된 2개 이상의 트랜지스터들;상기 2개 이상의 트랜지스터들의 각 게이트(gate) 단자들 사이에 연결된 적어도 하나의 제1 딜레이 라인; 및상기 2개 이상의 트랜지스터들의 각 드레인(drain) 단자들 사이에 연결된 적어도 하나의 제2 딜레이 라인;을 포함하고, 복수개의 트랜지스터 증폭회로는, 직렬 연결된 제1 증폭회로, 제2 증폭회로 및 제3 증폭회로를 포함하고, 상기 제1 증폭회로는 j(j는 1 이상의 정수)단으로 구성된 트랜지스터 증폭회로를 포함하고, 상기 제2 증폭회로는 k(k는 2 이상의 정수)단으로 구성된 트랜지스터 증폭회로를 포함하며, 상기 제3 증폭회로는 m(m은 2 이상의 정수)단으로 구성된 트랜지스터 증폭회로를 포함하는 것을 특징으로 하는 전력 증폭기
5 5
삭제
6 6
제4항에 있어서, 상기 제2 증폭회로는,2개 이상의 트랜지스터가 직렬로 연결된 캐스캐이드 구조 k(k는 2 이상의 정수)개가 상기 제1 딜레이라인 k-1개 및 상기 제2 딜레이라인 k-1개을 통해 병렬로 연결된 구조의 상기 트랜지스터 증폭회로인 것을 특징으로 하는 전력 증폭기
7 7
제4항에 있어서, 상기 제3 증폭회로는,2개 이상의 트랜지스터가 직렬로 연결된 캐스캐이드 구조 m(m은 2 이상의 정수)개가 상기 제1 딜레이 라인 m-1개 및 상기 제2 딜레이 라인 m-1개를 통해 병렬로 연결된 구조의 상기 트랜지스터 증폭회로인 것을 특징으로 하는 전력 증폭기
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국전자통신연구원 정보통신 산업원천기술사업 60GHz 송수신 칩 개발