맞춤기술찾기
이전대상기술
증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법
- 기술번호 : KST2014055754
- 담당센터 : 서울서부기술혁신센터
- 전화번호 : 02-6124-6930
| 요약 | 본 발명은 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법에 관한 것으로, 본 발명에 따른 장치에 구비된 회로는, 짝수 개의 신호를 입력받아 신호를 증폭하는 증폭기, 증폭기에 전기적으로 연결되어 신호를 입력하는 짝수 개의 신호 경로 및 짝수 개의 신호 경로들 간에 전기적으로 연결되고 클럭 단에 따라 증폭기에 입력되는 신호 경로를 변경함으로써 매 클럭 단마다 증폭기의 기생 커패시터에 대전된 전하를 저장하는 짝수 개의 스위치를 포함한다. |
|---|---|
| Int. CL | H03F 3/70 (2006.01) H03H 19/00 (2006.01) |
| CPC | H03F 3/005(2013.01) H03F 3/005(2013.01) H03F 3/005(2013.01) H03F 3/005(2013.01) H03F 3/005(2013.01) |
| 출원번호/일자 | 1020110061381 (2011.06.23) |
| 출원인 | 서강대학교산학협력단 |
| 등록번호/일자 | 10-1322411-0000 (2013.10.21) |
| 공개번호/일자 | 10-2013-0000696 (2013.01.03) 문서열기 |
| 공고번호/일자 | (20131028) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2011.06.23) |
| 심사청구항수 | 16 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 안길초 | 대한민국 | 인천광역시 서구 |
| 2 | 신창섭 | 대한민국 | 서울특별시 성북구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 서울특별시 마포구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.06.23 | 수리 (Accepted) | 1-1-2011-0480604-64 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.04.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2012.05.21 | 수리 (Accepted) | 9-1-2012-0038432-05 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2013.01.22 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0043606-98 |
| 5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.03.20 | 수리 (Accepted) | 1-1-2013-0240237-17 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.04.19 | 수리 (Accepted) | 1-1-2013-0344932-47 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.05.21 | 수리 (Accepted) | 1-1-2013-0446006-53 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.06.21 | 수리 (Accepted) | 1-1-2013-0553068-50 |
| 9 | 지정기간연장관련안내서 Notification for Extension of Designated Period |
2013.06.27 | 발송처리완료 (Completion of Transmission) | 1-5-2013-0073000-24 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2013.07.19 | 수리 (Accepted) | 1-1-2013-0651941-71 |
| 11 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2013.07.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0651954-64 |
| 12 | 등록결정서 Decision to grant |
2013.10.11 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0700500-35 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 입력 전압을 기억하여 공유 증폭기에 공급하는 기억 회로를 구비한 장치에 있어서,상기 기억 회로는,짝수 개의 신호를 입력받아 신호를 증폭하는 증폭기;상기 증폭기에 전기적으로 연결되어 신호를 입력하는 짝수 개의 신호 경로; 및상기 짝수 개의 신호 경로들 간에 전기적으로 연결되고 클럭 단(clock phase)에 따라 상기 증폭기에 입력되는 신호 경로를 변경함으로써 매 클럭 단마다 상기 증폭기의 기생 커패시터에 대전된 전하를 저장하는 짝수 개의 스위치를 포함하되,상기 스위치는 제 1 클럭 단에 상기 증폭기 입력단의 절반의 극성과 상기 제 1 클럭 단에 연속하는 제 2 클럭 단에 상기 증폭기 입력단의 절반의 극성을 연속적으로 반대로 변경함으로써 상기 증폭기의 기생 커패시터에 저장된 반대 극성의 전하를 제거하는 것을 특징으로 하는 장치 |
| 2 |
2 삭제 |
| 3 |
3 제 1 항에 있어서,상기 제 1 클럭 단에 상기 증폭기에 입력되는 신호의 크기와 상기 제 2 클럭 단에 상기 증폭기에 입력되는 신호는 동일한 크기를 갖는 것을 특징으로 하는 장치 |
| 4 |
4 제 1 항에 있어서,상기 스위치는 상기 짝수 개의 신호 경로를 통해 각각 절반씩 서로 다른 극성의 신호를 상기 클럭 단 마다 상기 증폭기에 입력하는 것을 특징으로 하는 장치 |
| 5 |
5 제 1 항에 있어서,상기 증폭기에 입력되는 신호는 2개의 채널을 갖고 연속하는 2개의 클럭 단에서 번갈아가며 입력되고,상기 2개의 채널 입력 신호는 상기 연속하는 2개의 클럭 단에서 번갈아가며 샘플링과 증폭을 반복하는 것을 특징으로 하는 장치 |
| 6 |
6 제 1 항에 있어서,제 1 클럭 단에 상기 기억 회로가 제 1 채널 입력 신호를 샘플링하는 한편, 제 2 채널의 샘플링된 입력 신호를 증폭하고,제 2 클럭 단에 상기 기억 회로가 상기 샘플링된 제 1 채널 입력 신호를 증폭하는 한편, 제 2 채널 입력 신호를 샘플링하고,상기 스위치는 상기 제 1 클럭 단에 증폭기 입력단의 절반의 극성과 상기 제 2 클럭 단에 증폭기 입력단의 절반의 극성을 반대로 변경하는 것을 특징으로 하는 장치 |
| 7 |
7 제 1 항에 있어서,상기 공유 증폭기는 대체 클럭 단(alternative clock phase)에서 적어도 2개의 인접 기능 블록에 전기적으로 연결됨으로써 입력 신호를 증폭하는 것을 특징으로 하는 장치 |
| 8 |
8 제 1 항에 있어서,상기 기억 회로는 샘플-앤드-홀드(sample-and-hold, SHA) 회로이고,상기 장치는 ADC(analog-to-digital converter)인 것을 특징으로 하는 장치 |
| 9 |
9 제 1 항에 있어서,상기 증폭기는 폴디드-캐스코드(folded-cascode) 증폭기이고,상기 스위치는 상기 증폭기에 입력되는 드레인 노드 연결(drain node connection)을 내부 스위칭(internal switching)함으로써 극성이 반대인 입력 신호를 제거하는 것을 특징으로 하는 장치 |
| 10 |
10 제 9 항에 있어서,상기 클럭 단은 연속하는 클럭 단의 일부가 중첩되는 것을 특징으로 하는 장치 |
| 11 |
11 복수 개의 MDAC(multiplying digital-to-analog converter)을 포함하는 파이프라인(pipeline) 구조의 ADC에 있어서,상기 MDAC은,짝수 개의 신호를 입력받아 신호를 증폭하는 증폭기;상기 증폭기에 전기적으로 연결되어 신호를 입력하는 짝수 개의 신호 경로; 및상기 짝수 개의 신호 경로들 간에 전기적으로 연결되고 클럭 단에 따라 상기 증폭기에 입력단의 절반의 극성을 반대로 변경함으로써 매 클럭 단마다 상기 증폭기의 기생 커패시터에 대전된 전하를 저장하는 짝수 개의 스위치를 포함하되,상기 스위치는 제 1 클럭 단에 상기 증폭기 입력단의 절반의 극성과 상기 제 1 클럭 단에 연속하는 제 2 클럭 단에 상기 증폭기 입력단의 절반의 극성을 연속적으로 반대로 변경함으로써 상기 증폭기의 기생 커패시터에 저장된 반대 극성의 전하를 제거하는 것을 특징으로 하는 ADC |
| 12 |
12 삭제 |
| 13 |
13 제 11 항에 있어서,상기 제 1 클럭 단에 상기 증폭기에 입력되는 신호의 크기와 상기 제 2 클럭 단에 상기 증폭기에 입력되는 신호는 동일한 크기를 갖는 것을 특징으로 하는 ADC |
| 14 |
14 제 11 항에 있어서,상기 증폭기에 입력되는 신호는 2개의 채널을 갖고 연속하는 2개의 클럭 단에서 번갈아가며 입력되고,상기 MDAC은 상기 채널들 간에 상기 증폭기를 공유하며 상기 입력된 신호들로부터 소정 해상도의 신호를 생성하는 것을 특징으로 하는 ADC |
| 15 |
15 제 11 항에 있어서,상기 파이프라인은 폴디드-캐스코드 구조를 갖는 복수 개의 단(stage)을 갖고,상기 복수 개의 단 중 일부는 이득 부스팅(gain boosting)을 갖는 폴디드-캐스코드 구조인 것을 특징으로 하는 ADC |
| 16 |
16 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 방법에 있어서,제 1 클럭 단에 짝수 개의 신호 경로를 통해 짝수 개의 입력 신호를 증폭기에 입력하는 단계;스위치를 이용하여 상기 제 1 클럭 단에 증폭기 입력단의 절반의 극성과 상기 제 1 클럭 단에 연속하는 제 2 클럭 단에 증폭기 입력단의 절반의 극성을 연속적으로 반대로 변경하는 단계; 및상기 제 2 클럭 단에 상기 증폭기 입력단을 통해 변경된 극성을 증폭기에 입력하는 단계를 포함하고,상기 스위치는 클럭 단 마다 상기 증폭기 입력단의 절반의 극성을 변경함으로써 상기 증폭기의 기생 커패시터에 저장된 반대 극성의 전하를 제거하는 것을 특징으로 하는 방법 |
| 17 |
17 제 16 항에 있어서,상기 제 1 클럭 단에 상기 증폭기에 입력되는 신호의 크기와 상기 제 2 클럭 단에 상기 증폭기에 입력되는 신호는 동일한 크기를 갖는 것을 특징으로 하는 방법 |
| 18 |
18 제 16 항에 있어서,상기 입력 신호는 2개의 채널을 갖고 연속하는 2개의 클럭 단에서 번갈아가며 입력되고,상기 2개의 채널 입력 신호는 각각 상기 제 1 클럭 및 상기 제 2 클럭에 번갈아가며 증폭기를 통해 증폭되는 것을 특징으로 하는 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 서강대학교 산학협력단 | 대학 IT 연구센터 육성.지원사업 | 차세대 융복합 시스템용 아날로그 IP 핵심설계 기술개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1322411-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20110623 출원 번호 : 1020110061381 공고 연월일 : 20131028 공고 번호 : 특허결정(심결)연월일 : 20131011 청구범위의 항수 : 16 유별 : H03F 3/70 발명의 명칭 : 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 존속기간(예정)만료일 : 20191022 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 334,500 원 | 2013년 10월 22일 | 납입 |
| 제 4 년분 | 금 액 | 274,400 원 | 2016년 09월 26일 | 납입 |
| 제 5 년분 | 금 액 | 274,400 원 | 2017년 09월 27일 | 납입 |
| 제 6 년분 | 금 액 | 207,760 원 | 2018년 12월 04일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2011.06.23 | 수리 (Accepted) | 1-1-2011-0480604-64 |
| 2 | 선행기술조사의뢰서 | 2012.04.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2012.05.21 | 수리 (Accepted) | 9-1-2012-0038432-05 |
| 4 | 의견제출통지서 | 2013.01.22 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0043606-98 |
| 5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.03.20 | 수리 (Accepted) | 1-1-2013-0240237-17 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.04.19 | 수리 (Accepted) | 1-1-2013-0344932-47 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.05.21 | 수리 (Accepted) | 1-1-2013-0446006-53 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.06.21 | 수리 (Accepted) | 1-1-2013-0553068-50 |
| 9 | 지정기간연장관련안내서 | 2013.06.27 | 발송처리완료 (Completion of Transmission) | 1-5-2013-0073000-24 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2013.07.19 | 수리 (Accepted) | 1-1-2013-0651941-71 |
| 11 | [명세서등 보정]보정서 | 2013.07.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0651954-64 |
| 12 | 등록결정서 | 2013.10.11 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0700500-35 |
| 13 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 14 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 기술번호 | KST2014055754 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서강대학교 |
| 기술명 | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 |
| 기술개요 |
본 발명은 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법에 관한 것으로, 본 발명에 따른 장치에 구비된 회로는, 짝수 개의 신호를 입력받아 신호를 증폭하는 증폭기, 증폭기에 전기적으로 연결되어 신호를 입력하는 짝수 개의 신호 경로 및 짝수 개의 신호 경로들 간에 전기적으로 연결되고 클럭 단에 따라 증폭기에 입력되는 신호 경로를 변경함으로써 매 클럭 단마다 증폭기의 기생 커패시터에 대전된 전하를 저장하는 짝수 개의 스위치를 포함한다. |
| 개발상태 | 기술개발완료 |
| 기술의 우수성 | |
| 응용분야 | 증폭기 |
| 시장규모 및 동향 | |
| 희망거래유형 | 기술매매,라이센스,기술협력,기술지도, |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415128784 |
|---|---|
| 세부과제번호 | H0301-13-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415115183 |
|---|---|
| 세부과제번호 | C1090-1101-0003 |
| 연구과제명 | 아날로그 IP 설계기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 |
| 연구주관기관명 | 서강대학교 산학협력단 |
| 성과제출연도 | 2011 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
|---|---|---|
| [1020130167249] | 측면 확산 ＭＯＳ 소자 및 그의 제조 방법 | 새창보기 |
| [1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020130154142] | 파이프라인 ＡＤＣ | 새창보기 |
| [1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
| [1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
| [1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
| [1020130066455] | 주파수 고정 장치 | 새창보기 |
| [1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
| [1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
| [1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
| [1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
| [1020130023136] | ESD 보호회로 | 새창보기 |
| [1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020130017211] | 저전압 적분기 회로 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
| [1020110131223] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
| [1020110120542] | 위상 주파수 검출 방법 및 장치 | 새창보기 |
| [1020110120541] | 적응형 등화기 및 그 제어 방법 | 새창보기 |
| [1020110119776] | 비휘발성 메모리 소자를 포함하는 다치 논리 장치 | 새창보기 |
| [1020110112308] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
| [1020110103277] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
| [1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
| [1020110095443] | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 | 새창보기 |
| [1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020110090495] | 비대칭 Ｈ형 전기기계 메모리 소자 | 새창보기 |
| [1020110090485] | 비대칭 Ｔ형 전기기계 메모리 소자 | 새창보기 |
| [1020110087847] | 논리 장치 및 논리 장치의 동작 방법 | 새창보기 |
| [1020110082933] | 저전력 고속의 송수신 장치 | 새창보기 |
| [1020110082461] | ＥＭＩ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
| [1020110080686] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110077687] | 발광 다이오드 구동 장치 및 방법 | 새창보기 |
| [1020110071900] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
| [1020110064286] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
| [1020110058285] | 오프셋 전압 보상 기능을 갖는 발광 다이오드 구동 장치 | 새창보기 |
| [1020110057378] | 조명구동장치 | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [1020100079077] | 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
| [1020100075309] | 커패시터 및 증폭기를 공유하는 ＡＤＣ (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
| [1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 ＤＡＣ (Current steering DAC based on a multi-local matching technique) | 새창보기 |
| [1020100027825] | 가변 이득 증폭기를 갖는 ＡＤＣ (ADC using Variable Gain Amplifier) | 새창보기 |
| [1020100011084] | CMOS 이미지 센서 | 새창보기 |
| [1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
| [1020090073823] | Ｍ－ＰＡＭ 시그널링 방법 및 그에 따른 Ｍ－ＰＡＭ 드라이버, 수신기(M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF) | 새창보기 |
| [1020090039551] | 아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로 | 새창보기 |
| [1020090039419] | 저전압 용 디지털 차동 신호 송신기 회로 | 새창보기 |
| [1020080106937] | 동작영역이 넓은 디지털제어발진기 | 새창보기 |
| 관련기술 정보가 없습니다 |
|---|
| 심판사항 정보가 없습니다 |
|---|