| 1 |
1
복수의 제1트랜지스터의 소스가 공통으로 연결되어 커먼 소스를 구성하는 제1증폭부;복수의 제2트랜지스터의 게이트가 공통으로 연결되어 커먼 게이트를 구성하고, 상기 제1증폭부의 복수의 상기 제1트랜지스터에 각각에 캐스코드 구조로 연결되는 제2증폭부; 상기 커먼 게이트에 연결되어, 바이어스 전원을 공급하는 바이어스 공급부; 및상기 커먼 게이트에 연결되어, 상기 커먼 게이트의 2차 하모닉 임피던스를 쇼트하는 제어부를 포함하는 전력증폭기
|
| 2 |
2
제1항에 있어서, 상기 제어부는,본딩 와이어 및 커패시터의 직렬연결로 구성되는 전력 증폭기
|
| 3 |
3
제2항에 있어서, 상기 본딩 와이어의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스를 없애도록 결정되는 전력 증폭기
|
| 4 |
4
제2항에 있어서, 상기 본딩 와이어의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스의 리액턴스를 제거하도록 결정되는 전력 증폭기
|
| 5 |
5
제1항에 있어서, 상기 제어부는,인덕터 및 커패시터의 직렬연결로 구성되는 전력 증폭기
|
| 6 |
6
제5항에 있어서, 상기 인덕터의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스를 없애도록 결정되는 전력 증폭기
|
| 7 |
7
제5항에 있어서, 상기 인덕터의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스의 리액턴스를 제거하도록 결정되는 전력 증폭기
|
| 8 |
8
제1항에 있어서, 상기 제어부는,본딩 와이어, 인덕터 및 커패시터의 직렬연결로 구성되는 전력 증폭기
|
| 9 |
9
제8항에 있어서, 상기 본딩 와이어의 인덕턴스, 상기 인덕터의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스를 없애도록 결정되는 전력 증폭기
|
| 10 |
10
제8항에 있어서, 상기 본딩 와이어의 인덕턴스, 상기 인덕터의 인덕턴스 및 상기 커패시터의 커패시턴스는, 상기 커먼 게이트의 2차 하모닉 임피던스의 리액턴스를 제거하도록 결정되는 전력 증폭기
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
제1항에 있어서, 상기 제1 및 제2증폭부는, 차동 캐스코드 구조인 전력 증폭기
|
| 14 |
14
제1항에 있어서, 상기 제1 및 제2증폭부는, 단일 캐스코드 구조인 전력 증폭기
|
| 15 |
15
제1항에 있어서, 상기 제어부는, 3차 혼조 변조 왜곡(IMD3)의 비대칭을 줄여, 메모리 효과를 줄이는 전력 증폭기
|
| 16 |
16
제1항에 있어서,싱글 신호를 밸런스 신호로 변환하여 상기 제1증폭부에 제공하는 벌룬부를 더 포함하는 전력 증폭기
|
| 17 |
17
제1항에 있어서, 상기 제2증폭부의 출력단과 상기 전력 증폭기의 출력단 간의 신호 경로의 임피던스를 정합하기 위한 정합부를 더 포함하는 전력 증폭기
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
