1 |
1
디지털 배경 보정 장치에 있어서,제1 제어신호 및 제2 제어신호에 응답하여 제1 입력신호와 제2 입력신호로 이루어진 입력신호, 접지전압 및 기준전압 중 어느 하나를 선택한 후 아날로그 신호로 변환하여 제1 변환 신호 및 제2 변환 신호를 출력하는 디지털 아날로그 변환부;상기 제1 변환 신호 및 상기 제2 변환 신호를 디지털 신호로 변환된 제1 디지털 신호 및 제2 디지털 신호로 출력하고, 상기 제1 변환신호 및 상기 제2 변환 신호의 비교 값을 제3 디지털 신호로 출력하는 비교기;상기 제1 디지털 신호 및 제2 디지털 신호를 입력받아 제1 레지스터 신호 및 제3 레지스터 신호를 출력하고, 상기 제3 디지털 신호를 입력받아 상기 제1 제어 신호(542)로 출력하는 축차 근사 레지스터;외부 제어 신호에 응답하여 상기 제1 레지스터 신호의 부정합 값을 보정하여 디지털 코드 보정신호를 출력하는 보정부; 및상기 외부 제어 신호에 응답하여 상기 제3 레지스터 신호를 입력받아 상기 제2 제어 신호로 출력하는 비트 제어부;를 포함하되상기 디지털 코드 보정신호는 상기 보정부의 일측으로 피드백 되는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
2 |
2
제 1항에 있어서, 상기 디지털 아날로그 변환부는병렬로 연결된 복수개의 커패시터로 구성된 제1 커패시터부;병렬로 연결된 복수개의 커패시터로 구성된 제2 커패시터부;상기 제1 제어신호 및 제2 제어신호에 응답하여 상기 기준전압, 상기 접지전압 및 상기 제1 입력신호 중 어느 하나를 상기 복수개의 제1커패시터에 각각 연결시키는 복수 개의 제1스위치를 구비한 제1 스위치부;상기 제1 제어신호 및 제2 제어신호에 응답하여 상기 기준전압, 상기 접지전압 및 상기 제2 입력신호 중 어느 하나를 상기 복수개의 제2커패시터에 각각 연결시키는 복수 개의 제2스위치를 구비한 제2 스위치부; 및1단자가 상기 제1 캐패시터부에 연결되고, 다른 일단자가 상기 제2 캐패시터부에 연결되며, 상기 제1 제어신호에 응답하여 동작하는 제3스위치부;를 구비하며,상기 제1 커패시터부 및 제2 커패시터부는 이진가중형 구조를 가지는 것을 특징으로 하는 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
3 |
3
제 2항에 있어서, 상기 제3 레지스터 신호는 업비트신호와 다운비트신호 및 기존비트신호로 구성되는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
4 |
4
제 3항에 있어서, 상기 비트 제어부는 상기 제3 레지스터 신호를 입력받아 제2 제어 신호를 출력하는 다수개의 비트 제어기;각각의 상기 비트 제어기들의 일측에 연결된 비트 제어기 컨트롤러를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
5 |
5
제 4항에 있어서, 상기 비트 제어기 컨트롤러는 상기 외부 제어 신호를 입력받아 상기 비트 제어기를 제어하는 신호인 제1 비트 제어 신호 및 제2 비트 제어 신호를 출력하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
6 |
6
제5항에 있어서, 상기 비트 제어기는 상기 업비트신호 및 다운비트신호를 입력받아 상기 제1 비트 제어 신호에 응답하여 제1 멀티플렉서 출력신호를 출력하는 제1 멀티플렉서;상기 기존비트신호 및 상기 제1 멀티플렉서 출력신호를 입력받아 상기 제2 비트 제어 신호에 응답하여 상기 디지털 아날로그 변환부로 제2 제어신호를 출력하는 제2 멀티플렉서;를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
7 |
7
제 1항에 있어서, 상기 보정부는상기 외부 제어신호에 응답하여 상기 디지털 코드 보정신호의 부정합의 정도를 나타내는 코드 카운트 행렬신호를 출력하는 코드 카운트기;상기 코드 카운트 행렬신호를 입력받아 코드 카운트 정보를 분석하여 레지스터 업데이트기 출력신호를 출력하는 레지스터 업데이트기; 및상기 제1 레지스터 신호을 입력받아 상기 레지스터 업데이트기 출력신호로부터 분석한 보정값을 더하여 디지털 코드 보정신호를 출력하는 덧셈부;를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
8 |
8
제 7항에 있어서, 상기 보정부는상기 코드 카운트기로 디지털 코드 보정신호를 피드백 하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
9 |
9
제 8항에 있어서, 상기 덧셈부는상기 외부 제어 신호에 응답하여 상기 레지스터 업데이트기 출력신호를 비트수 기준으로 정렬한 정렬기 출력신호를 출력하는 레지스터 정렬기;상기 정렬기 출력신호의 부정합 정도에 따라 레지스터 분산기 출력신호로 출력하는 레지스터 분산기; 및상기 레지스터 분산기 출력신호와 상기 제1 레지스터 신호를 입력받아 디지털 코드 보정신호를 출력하는 가감산기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치
|
10 |
10
디지털 배경 보정 방법에 있어서,제1 제어신호 및 제2 제어신호에 응답하여 입력신호, 접지전압 또는 기준전압중 하나를 택일하여 복수의 아날로그 신호를 출력하는 변환 단계;상기 변환 단계에서 출력된 상기 복수의 아날로그 신호를 디지털 신호로 변환된 제1 디지털 신호 및 제2 디지털 신호를 출력하고, 상기 제1 변환신호 및 상기 제2 변환 신호의 비교값을 제3 디지털 신호로 출력하는 비교 단계;상기 제1 디지털 신호 및 제2 디지털 신호를 입력받아 제1 레지스터 신호 및 제2 레지스터 신호로 분산하여 출력하고, 상기 제3 디지털 신호를 상기 변환 단계의 상기 제1 제어신호로 출력하는 레지스터 단계;외부 제어 신호를 이용하여 상기 제1 레지스터 신호의 부정합 값을 보정하여 출력하고, 보정하여 출력된 값을 피드백 하는 보정 단계; 및상기 제2 디지털 신호를 상기 외부 제어 신호를 이용하여 쉬프트 하거나 또는 그대로 제2 제어신호로 입력하는 제어단계;를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 방법
|
11 |
11
제 10항에 있어서, 상기 변환 단계는디지털 아날로그 변환부를 초기화 시키는 리셋모드;상기 입력신호를 저장하는 샘플모드; 및상기 샘플모드일 때 저장된 값을 보내는 홀드모드;로 동작하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 방법
|
12 |
12
제 11항에 있어서, 상기 제2 제어신호에 따라 입력신호를 저장하는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 방법
|
13 |
13
제 12항에 있어서, 상기 외부 제어 신호에 응답하여 내부 교환 모드 중 하나가 선택되며, 상기 제2 제어신호는 선택된 상기 내부 교환 모드에 따라 사용자에 의하여 미리 정해진 신호로 출력되는 것을 특징으로 하는 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 방법
|