| 1 |
1
(S1) 기판 상에 반도체층이 적층된 반도체 기판을 제공하는 단계;(S2) 반도체 기판 상에 고분자 나노 비드를 정렬하는 단계;(S3) 상기 고분자 나노 비드의 크기를 감소시키는 단계;(S4) 상기 고분자 나노 비드 사이로 반도체층 상에 금속을 증착시켜 금속 마스크를 형성하되, 타겟인 금속 입자가 기판에 90도 미만의 일정한 각도로 비스듬하게 입사하도록 하여 증착시키는 단계;(S5) 상기 고분자 나노 비드를 제거하는 단계;(S6) 상기 금속 마스크를 이용하여 상기 반도체 기판에서의 반도체층을 식각하는 단계; 및(S7) 상기 금속 마스크를 제거하는 단계를 포함하여 반도체 기판 상에 나노선을 형성하는 단계를 포함하며,상기 반도체층을 식각하는 단계는 건식 또는 습식 식각 공정으로 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 반도체층은 Si, Ge, C, Ga, As, P, B, Zn, Se, Cd, Sn, Al, In, Bi2Te3, PbTe, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 3 |
3
제1항에 있어서, 상기 고분자 나노 비드는 재질이 스티렌계, 아크릴계, 이미드계 고분자 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 4 |
4
제1항에 있어서, 상기 (S2) 단계에서 상기 고분자 나노 비드의 크기는 10nm 내지 1000nm인 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 5 |
5
제1항에 있어서, 상기 고분자 나노 비드의 정렬은 상기 고분자 나노 비드를 포함하는 용액을 반도체층 상에 스핀코팅 또는 계면 플로팅 방법으로 정렬하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 6 |
6
제1항에 있어서, 상기 (S3) 단계는 반응성 이온 에칭(RIE; Reactive Ion ething), 또는 이온 밀링 공정으로 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 7 |
7
제1항에 있어서, 상기 (S3) 단계에서 상기 크기를 감소시킨 고분자 나노 비드의 크기는 6nm 내지 900nm인 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 8 |
8
제1항에 있어서, 상기 금속 마스크 재질은 Ti, Ni, Pt, Au, Cr, Fe, Co, Mn 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 9 |
9
제1항에 있어서, 상기 금속 마스크는 5 내지 500nm의 두께로 증착하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 10 |
10
제1항에 있어서, 상기 금속 마스크 증착 시 타겟 금속의 입사각이 기판과 2 내지 88도의 각도를 이루도록 반도체 기판을 기울여서 배치하여 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 11 |
11
제1항에 있어서, 상기 금속 마스크 증착 시 타겟 금속의 입사각이 기판과 60 내지 70도의 각도를 이루도록 반도체 기판을 기울여서 배치하여 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 12 |
12
제1항에 있어서, 상기 금속 마스크 증착은 스퍼터링, 이온빔 증착법, 열증착법, 화학적 증착법, 및 플라즈마 증착법으로 이루어진 군에서 선택된 1종의 방법으로 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 13 |
13
삭제
|
| 14 |
14
제1항에 있어서, 상기 금속 마스크의 제거는 습식 식각 공정으로 수행하는 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 15 |
15
제1항에 있어서, 상기 반도체 나노선은 직경이 5nm 내지 500nm 인 것을 특징으로 하는 반도체 나노선의 제조방법
|
| 16 |
16
제1항의 제조방법에 의해 제조된 반도체 나노선을 구비한 열전소자
|
