| 1 |
1
(a) 기판(100) 상에 제1 n형 질화물층(200)을 형성하는 단계;(b) 상기 제1 n형 질화물층(200) 상부에 일정 패턴을 갖는 유전층(300)을 형성하는 단계;(c) 상기 (b)단계에서 일정 패턴의 유전층(300)이 형성된 제1 n형 질화물층(200) 표면 아래에 나노포러스구조(400)가 형성되도록 전해에칭을 실시하는 단계;(d) 상기 제1 n형 질화물층(200) 상에 제2 n형 질화물층(500)을 재성장시켜, 상기 유전층(300)을 포함하는 제2 n형 질화물층(500)을 형성시키는 단계;(e) 상기 제2 n형 질화물층(500) 상에 멀티양자우물구조(610) 및 p형 질화물층(620)을 성장하고, 통전형 기판(630)과 접합하는 단계; 및(f) HF 에칭을 통하여 질화물층에 대해 상기 유전층(300)을 선택적으로 에칭하여 기판(100)으로부터 상기 통전형 기판(630)과 접합된 웨이퍼를 분리하는 단계; 를 포함하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 2 |
2
제 1 항에 있어서,상기 유전층(300)은 Si02, 또는 SiNx 인 것을 특징으로 하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 3 |
3
제 1 항에 있어서, 상기 (b) 단계에서,상기 유전층(300)은 스트라이프 패턴 또는 격자 패턴으로 형성되되, 유전층(300)의 패턴은 서로 연결되어 형성되는 것을 특징으로 하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 4 |
4
제 1 항에 있어서, 상기 (b) 단계는,나노 패터닝 공정을 사용하여 상기 유전층(300)을 형성하되,상기 나노 패터닝 공정은 알루미늄 에노타이징 방법, 레이저 홀로그라피 패터닝 방법 또는 나노입자 코팅방법 중 어느 하나를 포함하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 5 |
5
제 1 항에 있어서, 상기 (c) 단계는,초기전압을 작게 하고, 일정 시간 후 전압을 증가하여 나노포러스 구조의 상부측은 공극률을 작게 유지하고, 나노포러스 구조의 하부측은 공극률을 크게 형성되도록 상기 제1 n형 질화물층(200) 표면 아래에 나노포러스구조(400)를 형성시키는 것을 특징으로 하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 6 |
6
(a) 기판(100) 상에 제1 n형 질화물층(200)을 성장하는 단계;(b) 상기 제1 n형 질화물층(200) 상에 반도체 칩 규격의 간격을 갖도록 일정 패턴의 유전층(300)을 형성하는 단계;(c) 상기 (b)단계에서 일정 패턴의 유전층(300)이 형성된 제1 n형 질화물층(200) 표면 아래에 나노포러스구조(400)가 형성되도록 전해에칭을 실시하는 단계;(d) 상기 제1 n형 질화물층(200) 상에 제2 n형 질화물층(500)을 재성장 시키는 단계;(e) 상기 제2 n형 질화물층(500) 상에 멀티양자우물구조(610) 및 p형 질화물층(620) 성장하는 시킨 후, 통전형 기판(630)과 접합하는 단계; 및(f) HF 에칭을 통해 질화물층에 대해 상기 유전층(300)을 선택적으로 에칭하여 기판(100)으로부터 상기 통전형 기판(630)과 접합된 웨이퍼를 분리하는 단계; 를 포함하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 7 |
7
제 6 항에 있어서,상기 유전층(300)은 Si02, 또는 SiNx 인 것을 특징으로 하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 8 |
8
제 6 항에 있어서, 상기 (b) 단계는,나노 패터닝 공정을 사용하여 상기 유전층(300)을 형성하되,상기 나노 패터닝 공정은 알루미늄 에노타이징 방법, 레이저 홀로그라피 패터닝방법 또는 나노입자 코팅방법 중 어느 하나를 포함하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
| 9 |
9
제 6 항에 있어서, 상기 (c) 단계는,초기전압을 작게 하고, 일정 시간 후 전압을 증가하여 나노포러스 구조의 상부측은 공극률을 작게 유지하고, 나노포러스 구조의 하부측은 공극률을 크게 형성되도록 상기 제1 n형 질화물층(200) 표면 아래에 나노포러스구조(400)를 형성시키는 것을 특징으로 하는 나노포러스 구조를 이용한 반도체소자 분리방법
|
