1 |
1
기판;상기 기판 상에 형성된 그래핀 시트; 및상기 그래핀 시트 상에 형성된 화합물 반도체층;을 포함하고, 상기 그래핀 시트는 1 내지 20 층의 그래핀을 포함하는 하부 시트; 및 상기 하부 시트 상에 형성되며, 상기 하부 시트보다 많은 층의 그래핀을 포함하는 리지(ridge);를 포함하고, 상기 리지는 금속의 결정립 경계(grain boundary) 형상이고, 상기 하부 시트는 평탄한 시트인 것인 전자 소자용 기판
|
2 |
2
제1항에 있어서,상기 리지는 3 내지 50 층의 그래핀을 포함하는 것인 전자 소자용 기판
|
3 |
3
제1항에 있어서,상기 금속의 결정립의 크기는 10nm 내지 10mm 인 것인 전자 소자용 기판
|
4 |
4
제1항에 있어서,상기 금속의 결정립의 크기는 10nm 내지 500㎛ 인 것인 전자 소자용 기판
|
5 |
5
제1항에 있어서,상기 금속의 결정립의 크기는 50nm 내지 10mm 인 것인 전자 소자용 기판
|
6 |
6
제1항에 있어서,상기 금속은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr
|
7 |
7
제1항에 있어서,상기 그래핀 시트의 광투과도는 60% 이상인 것인 전자 소자용 기판
|
8 |
8
제1항에 있어서,상기 그래핀 시트의 면저항은 2,000Ω/square 이하인 것인 전자 소자용 기판
|
9 |
9
제1항에 있어서,상기 화합물 반도체층은,II족-VI족 화합물 반도체, III족-V족 화합물 반도체, IV족 화합물 반도체 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체를 포함하는 것인 전자 소자용 기판
|
10 |
10
제9항에 있어서,상기 II족-VI족 화합물 반도체는 ZnO, ZnS, ZnSe 또는 이들의 조합에서 선택된 적어도 하나의 화합물 반도체인 것인 전자 소자용 기판
|
11 |
11
제9항에 있어서,상기 III족-V족 화합물 반도체는 AlN, GaN, InN, AlP, GaP, InP, AlAs, GaAs, InAs 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체인 것인 전자 소자용 기판
|
12 |
12
제1항에 있어서,상기 기판은 IV족 반도체 기판, III족-V족 화합물 반도체 기판, II족-VI족 화합물 반도체 기판, 산화물 반도체 기판, 부도체 기판, 유리 기판 또는 이들의 조합에서 선택된 적어도 하나인 것인 전자 소자용 기판
|
13 |
13
제1항에 있어서,상기 기판은 가요성 기판인 것인 전자 소자용 기판
|
14 |
14
제1항에 따른 전자 소자용 기판; 및 상기 전자 소자용 기판 상에 형성된 적어도 하나의 n형 반도체층 및 적어도 하나의 p형 반도체층을 포함하는 발광 다이오드
|