요약 | 본 발명은 수평 게이트 IGBT 소자에 관한 것으로서, P+ 콜렉터 영역에 접하는 콜렉터 전극, P+ 에미터 영역과 N+ 에미터 영역에 접하는 제 1 에미터 전극, 및 N 드리프트 층에 접하는 수평 게이트 전극을 포함하고, 상기 수평 게이트 전극은 2개의 수평 게이트 서브 전극들로 나뉘고, 상기 수평 게이트 서브 전극들에 nMOS가 연결되어 있으며, 상기 콜렉터 전극에 접하는 P+ 콜렉터 영역은 적어도 하나 이상의 산화막으로 분리되는 것을 특징으로 하며 순방향 특성, 턴-오프 특성, 및 래치업 특성이 좋다. |
---|---|
Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
CPC | H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01) |
출원번호/일자 | 1020110131223 (2011.12.08) |
출원인 | 서강대학교산학협력단 |
등록번호/일자 | 10-1352766-0000 (2014.01.09) |
공개번호/일자 | 10-2013-0064555 (2013.06.18) 문서열기 |
공고번호/일자 | (20140115) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2011.12.08) |
심사청구항수 | 10 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김광수 | 대한민국 | 대전광역시 유성구 |
2 | 구용서 | 대한민국 | 서울특별시 강남구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 서울특별시 마포구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.12.08 | 수리 (Accepted) | 1-1-2011-0976803-98 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.09.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2012.10.24 | 수리 (Accepted) | 9-1-2012-0080614-37 |
4 | 의견제출통지서 Notification of reason for refusal |
2013.02.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0112156-40 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.04.18 | 수리 (Accepted) | 1-1-2013-0338721-24 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.05.16 | 수리 (Accepted) | 1-1-2013-0431703-17 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.06.17 | 수리 (Accepted) | 1-1-2013-0533609-93 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.07.18 | 수리 (Accepted) | 1-1-2013-0646513-25 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2013.08.19 | 수리 (Accepted) | 1-1-2013-0748302-68 |
10 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2013.08.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0748304-59 |
11 | 등록결정서 Decision to grant |
2013.12.10 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0857764-18 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
번호 | 청구항 |
---|---|
1 |
1 P+ 콜렉터 영역에 접하는 콜렉터 전극;P+ 에미터 영역과 N+ 에미터 영역에 접하는 제 1 에미터 전극;N 드리프트 층에 접하는 수평 게이트 전극; 및상기 수평 게이트 서브 전극 사이에 위치하고, nMOS에 연결되는 제 2 에미터 전극을 포함하고,상기 수평 게이트 전극은 2개의 수평 게이트 서브 전극들로 나뉘고, 상기 수평 게이트 서브 전극들에 상기 nMOS가 연결되어 있으며,상기 콜렉터 전극에 접하는 P+ 콜렉터 영역은 적어도 하나 이상의 산화막으로 분리되고,상기 nMOS는 N-Well, P+ 영역, 및 2 개의 N++ 영역으로 형성되고, 상기 N-Well을 드레인으로, 상기 N++ 영역을 소스로, 상기 수평 게이트 전극을 상기 P+ 영역상에 게이트로 하며,상기 소스인 2 개의 N++ 영역은 상기 제 2 에미터 전극에 연결되고, 상기 P+ 영역 상에 형성되는 게이트는 상기 수평 게이트 전극에 연결되는 것을 특징으로 하는 수평 게이트 IGBT 소자 |
2 |
2 삭제 |
3 |
3 제 1 항에 있어서,상기 N 드리프트 층에 접하고, 상기 P+ 콜렉터 영역과 산화막으로 분리되는 N+ 영역을 더 포함하는 것을 특징으로 하는 수평 게이트 IGBT 소자 |
4 |
4 제 1 항에 있어서,상기 nMOS는 상기 P+ 에미터 영역 및 상기 N+ 에미터 영역과 소정의 거리를 두고 이격하여 위치하고, 산화막 및 상기 N-well로 상기 N 드리프트 층과 분리되어 있는 것을 특징으로 하는 수평 게이트 IGBT 소자 |
5 |
5 제 4 항에 있어서,상기 nMOS와 상기 N 드리프트 층을 분리시키는 산화막은 LOCOS(Local Oxidation of Silicon) 인 것을 특징으로 하는 수평 게이트 IGBT 소자 |
6 |
6 제 1 항에 있어서,상기 제 1 에미터 전극과 접하는 P+ 에미터 영역 및 N+ 에미터 영역은 상기 N 드리프트 층과 P 베이스 영역으로 분리되어 있는 것을 특징으로 하는 수평 게이트 IGBT 소자 |
7 |
7 삭제 |
8 |
8 제 1 항에 있어서,상기 수평 게이트 전극은 폴리게이트인 것을 특징으로 하는 수평 게이트 IGBT 소자 |
9 |
9 P+ 콜렉터 영역에 접하는 콜렉터 전극;P+ 에미터 영역과 N+ 에미터 영역에 접하는 제 1 에미터 전극;N 드리프트 층에 접하는 수평 게이트 전극; 및상기 수평 게이트 서브 전극 사이에 위치하고, nMOS에 연결되는 제 2 에미터 전극을 포함하고,상기 수평 게이트 전극은 2개의 수평 게이트 서브 전극들로 나뉘고, 상기 수평 게이트 서브 전극들에 상기 nMOS가 연결되어 있으며,상기 콜렉터 전극에 접하는 P+ 콜렉터 영역은 적어도 하나 이상의 산화막으로 분리되고,상기 nMOS는 N-Well, P+ 영역, 및 2 개의 N++ 영역으로 형성되고, 상기 N-Well을 드레인으로, 상기 N++ 영역을 소스로, 상기 수평 게이트 전극을 상기 P+ 영역상에 게이트로 하며,상기 소스인 2 개의 N++ 영역은 상기 제 2 에미터 전극에 연결되고, 상기 P+ 영역 상에 형성되는 게이트는 상기 수평 게이트 전극에 연결되는 것을 특징으로 하는 수평 게이트 IGBT 소자를 포함하는 인버터 |
10 |
10 제 9 항에 있어서,상기 N 드리프트 층에 접하고, 상기 P+ 콜렉터 영역고 산화막으로 분리되는 N+ 영역을 더 포함하는 것을 특징으로 하는 수평 게이트 IGBT 소자를 포함하는 인버터 |
11 |
11 삭제 |
12 |
12 제 9 항에 있어서,상기 nMOS는 상기 P+ 에미터 영역 및 상기 N+ 에미터 영역과 소정의 거리를 두고 이격하여 위치하고, 산화막 및 상기 N-well로 상기 N 드리프트 층과 분리되어 있는 것을 특징으로 하는 수평 게이트 IGBT 소자를 포함하는 인버터 |
13 |
13 콜렉터 전극, 에미터 전극, 수평 게이트 전극을 포함하는 수평 게이트 IGBT 소자를 제조하는 방법에 있어서,상기 수평 게이트 전극은 2 개의 수평 게이트 서브 전극들로 나누고, 상기 수평 게이트 서브 전극들에 연결되는 nMOS를 삽입하는 단계;상기 수평 게이트 서브 전극 사이에 상기 nMOS에 연결되는 제 2 에미터 전극을 형성하는 단계;상기 콜렉터 전극에 연결되는 P+ 콜렉터 영역을 적어도 하나 이상의 산화막으로 분리되도록 형성하는 단계; 및N 드리프트 층과 접하고 상기 P+ 콜렉터 영역과 산화막으로 분리되는 N+ 영역을 형성하는 단계를 포함하고,상기 nMOS는 N-Well, P+ 영역, 및 2 개의 N++ 영역으로 형성되고, 상기 N-Well을 드레인으로, 상기 N++ 영역을 소스로, 상기 수평 게이트 전극을 상기 P+ 영역상에 게이트로 하며,상기 소스인 2 개의 N++ 영역은 상기 제 2 에미터 전극에 연결되고, 상기 P+ 영역 상에 형성되는 게이트는 상기 수평 게이트 전극에 연결되고,상기 nMOS는 P+ 에미터 영역 및 N+ 에미터 영역과 소정의 거리를 두고 이격하여 위치하고, 산화막 및 상기 N-well로 상기 N 드리프트 층과 분리되어 있는 것을 특징으로 하는 수평 게이트 IGBT 소자 제조방법 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 지식경제부 | 서강대학교 산학협력단 | ITRC 사업 | 차세대 융복합 시스템용 아날로그 IP핵심설계기술 개발(2차년도) |
특허 등록번호 | 10-1352766-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20111208 출원 번호 : 1020110131223 공고 연월일 : 20140115 공고 번호 : 특허결정(심결)연월일 : 20131210 청구범위의 항수 : 10 유별 : H01L 29/78 발명의 명칭 : 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 존속기간(예정)만료일 : 20190110 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
제 1 - 3 년분 | 금 액 | 217,500 원 | 2014년 01월 10일 | 납입 |
제 4 년분 | 금 액 | 182,000 원 | 2017년 01월 03일 | 납입 |
제 5 년분 | 금 액 | 182,000 원 | 2018년 01월 02일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2011.12.08 | 수리 (Accepted) | 1-1-2011-0976803-98 |
2 | 선행기술조사의뢰서 | 2012.09.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2012.10.24 | 수리 (Accepted) | 9-1-2012-0080614-37 |
4 | 의견제출통지서 | 2013.02.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0112156-40 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.04.18 | 수리 (Accepted) | 1-1-2013-0338721-24 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.05.16 | 수리 (Accepted) | 1-1-2013-0431703-17 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.06.17 | 수리 (Accepted) | 1-1-2013-0533609-93 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.07.18 | 수리 (Accepted) | 1-1-2013-0646513-25 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2013.08.19 | 수리 (Accepted) | 1-1-2013-0748302-68 |
10 | [명세서등 보정]보정서 | 2013.08.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0748304-59 |
11 | 등록결정서 | 2013.12.10 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0857764-18 |
12 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
13 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
기술번호 | KST2014058698 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 서강대학교 |
기술명 | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 |
기술개요 |
본 발명은 수평 게이트 IGBT 소자에 관한 것으로서, P+ 콜렉터 영역에 접하는 콜렉터 전극, P+ 에미터 영역과 N+ 에미터 영역에 접하는 제 1 에미터 전극, 및 N 드리프트 층에 접하는 수평 게이트 전극을 포함하고, 상기 수평 게이트 전극은 2개의 수평 게이트 서브 전극들로 나뉘고, 상기 수평 게이트 서브 전극들에 nMOS가 연결되어 있으며, 상기 콜렉터 전극에 접하는 P+ 콜렉터 영역은 적어도 하나 이상의 산화막으로 분리되는 것을 특징으로 하며 순방향 특성, 턴-오프 특성, 및 래치업 특성이 좋다. |
개발상태 | 기술개발완료 |
기술의 우수성 | |
응용분야 | 수평 바이폴라 트랜지스터 |
시장규모 및 동향 | |
희망거래유형 | 기술매매,라이센스,기술협력, |
사업화적용실적 | |
도입시고려사항 |
과제고유번호 | 1415115183 |
---|---|
세부과제번호 | C1090-1101-0003 |
연구과제명 | 아날로그 IP 설계기술 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신산업진흥원 |
연구주관기관명 | 서강대학교 산학협력단 |
성과제출연도 | 2011 |
연구기간 | 201006~201312 |
기여율 | 1 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
[1020110131223] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
---|---|---|
[1020110120542] | 위상 주파수 검출 방법 및 장치 | 새창보기 |
[1020110120541] | 적응형 등화기 및 그 제어 방법 | 새창보기 |
[1020110119776] | 비휘발성 메모리 소자를 포함하는 다치 논리 장치 | 새창보기 |
[1020110112308] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110103277] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
[1020110095443] | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090495] | 비대칭 H형 전기기계 메모리 소자 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110087847] | 논리 장치 및 논리 장치의 동작 방법 | 새창보기 |
[1020110082933] | 저전력 고속의 송수신 장치 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110077687] | 발광 다이오드 구동 장치 및 방법 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020110058285] | 오프셋 전압 보상 기능을 갖는 발광 다이오드 구동 장치 | 새창보기 |
[1020110057378] | 조명구동장치 | 새창보기 |
[1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020110056421] | CDS를 이용한 ADC 및 이를 이용한 AD 변환방법 | 새창보기 |
[1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
[1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
[1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
[1020100011084] | CMOS 이미지 센서 | 새창보기 |
[1020090073823] | M-PAM 시그널링 방법 및 그에 따른 M-PAM 드라이버, 수신기(M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF) | 새창보기 |
[1020090039551] | 아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로 | 새창보기 |
[1020090039419] | 저전압 용 디지털 차동 신호 송신기 회로 | 새창보기 |
[1020080106937] | 동작영역이 넓은 디지털제어발진기 | 새창보기 |
[KST2016011852][서강대학교] | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법(SiC MOSFET for decreasing electric field of bottom oxide and method for manufacturing thereof) | 새창보기 |
---|---|---|
[KST2015000937][서강대학교] | 전력 MOSFET 및 이의 제조 방법 | 새창보기 |
[KST2015014877][서강대학교] | 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법 | 새창보기 |
[KST2019013262][서강대학교] | 방사선 저항성 금속산화물 반도체 소재, 이의 선별방법 및 전자기기의 방사선 내구성 평가방법 | 새창보기 |
[KST2014034391][서강대학교] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
[KST2014034406][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
[KST2017008293][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이(CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR, FABRICATION METHOD THEREOF AND MEMORY ARRAY USING THE SAME) | 새창보기 |
[KST2015187872][서강대학교] | 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2023003968][서강대학교] | 전력 반도체 소자 | 새창보기 |
[KST2019025651][서강대학교] | 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2022024588][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
[KST2022001056][서강대학교] | 실리콘카바이드 트랜지스터 및 이의 제조방법 | 새창보기 |
[KST2014034375][서강대학교] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
[KST2015187968][서강대학교] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2014046453][서강대학교] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2014023022][서강대학교] | 트랩을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2015187862][서강대학교] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2019025627][서강대학교] | 터널링 전계효과 트랜지스터 및 제조 방법 | 새창보기 |
[KST2022007452][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
[KST2022017458][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
[KST2015187818][서강대학교] | 세로형 유기 박막 트랜지스터 및 이의 제조방법 | 새창보기 |
[KST2015187974][서강대학교] | 측면 확산 MOS 소자 및 그의 제조 방법 | 새창보기 |
[KST2018008561][서강대학교] | 도핑된 유기물 박막을 포함한 트랜지스터 | 새창보기 |
심판사항 정보가 없습니다 |
---|