맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

주입 고정식 디지털 주파수 신시사이저 회로

  • 기술번호 : KST2014058749
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 주파수 신시사이저 회로를 주파수 신시사이저 회로부와 주입 고정식 위상고정루프 회로부로 분리하여 구현하고, 이들을 통해 주파수 신시사이저 고정동작과 주입 고정동작을 순차적으로 수행하여 빠른 주파수 및 위상 고정을 구현할 수 있도록 한 기술에 관한 것이다.. 이러한 본 발명은, 외부로부터 공급되는 제1기준클럭신호와 소수점정보에 따른 주파수 및 위상 고정 동작을 수행하여 그에 따른 리셋신호와 제2기준클럭신호를 출력하는 주파수 신시사이저; 및 상기 주파수 신시사이저가 주파수 고정될 때 입력되는 상기 리셋신호에 의해 리셋되어 주파수 고정 동작을 시작한 후, 상기 제2기준클럭신호를 기준 클럭으로 입력하여 목표로 하는 정수배의 주파수로 체배하여 그에 따른 출력클럭신호를 출력하는 주입 고정식 위상고정 루프;를 포함하는 것을 특징으로 한다.
Int. CL H03L 7/18 (2006.01)
CPC
출원번호/일자 1020130103808 (2013.08.30)
출원인 포항공과대학교 산학협력단
등록번호/일자 10-1467547-0000 (2014.11.25)
공개번호/일자
공고번호/일자 (20141201) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.08.30)
심사청구항수 21

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 대한민국 경상북도 포항시 남구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 심재윤 대한민국 경북 포항시 남구
2 홍승환 대한민국 서울 마포구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이철희 대한민국 서울특별시 강남구 삼성로***길 *, ***호 가디언국제특허법률사무소 (삼성동, 우경빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 경상북도 포항시 남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.08.30 수리 (Accepted) 1-1-2013-0793833-34
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.25 수리 (Accepted) 4-1-2014-5024386-11
3 선행기술조사의뢰서
Request for Prior Art Search		 2014.09.03 수리 (Accepted) 9-1-9999-9999999-89
4 등록결정서
Decision to grant		 2014.11.24 발송처리완료 (Completion of Transmission) 9-5-2014-0801712-33
5 선행기술조사보고서
Report of Prior Art Search		 2014.11.24 발송처리완료 (Completion of Transmission) 9-6-2014-0038399-15
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.20 수리 (Accepted) 4-1-2019-5243581-27
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.22 수리 (Accepted) 4-1-2019-5245997-53
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.25 수리 (Accepted) 4-1-2019-5247115-68
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
외부로부터 공급되는 제1기준클럭신호와 소수점정보에 따른 주파수 및 위상 고정 동작을 수행하여 그에 따른 리셋신호와 제2기준클럭신호를 출력하는 주파수 신시사이저; 및 상기 주파수 신시사이저가 주파수 고정될 때 입력되는 상기 리셋신호에 의해 리셋되어 주파수 고정 동작을 시작한 후, 상기 제2기준클럭신호를 기준 클럭으로 입력하여 목표로 하는 정수배의 주파수로 체배하여 그에 따른 출력클럭신호를 출력하는 주입 고정식 위상고정 루프;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
2 2
제1항에 있어서, 상기 주파수 신시사이저는거친 주파수 고정 모드에서, 미리 설정된 주파수로 발진하는 서로 다른 3개의 위상을 갖고 거친 디지털 발진구동신호에 대응하는 발진 주파수를 갖는 발진클럭신호를 생성하고, 미세 주파수 고정 모드에서는 미세 디지털 발진 구동신호에 대응되는 주파수를 갖는 발진 클럭신호를 생성하는 주입 고정식의 디지털 제어 오실레이터:거친 주파수 고정 모드에서, 상기 제1기준 클럭신호와 발진클럭신호의 주파수를 비교하여 개략적으로 주파수를 고정하는 거친 주파수 고정단계를 미리 설정된 횟수만큼 수행하면서 그때마다 그에 따른 상기 거친 디지털 발진구동신호를 출력하는 거친 주파수 고정처리부; 및 미세 주파수 고정 모드에서, 상기 제2기준 클럭신호의 주파수와 위상이 미리 설정된 정도로 고정될 때 까지 상기 제1기준 클럭신호와 분주 클럭신호의 위상 차에 따른 상기 미세 디지털 발진 구동신호를 출력한 후, 상기 주입 고정식 위상고정 루프의 주파수 고정동작이 시작되도록 리셋신호를 출력하는 미세주파수 고정처리부; 를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
3 3
제2항에 있어서, 상기 디지털 제어 오실레이터는 전원전압의 단자와 공통노드의 사이에 직렬접속된 상부 모스 트랜지스터와 하부 모스 트랜지스터를 복수개 구비하는 디지털/아날로그 컨버터; 상기 공통노드에서 출력되는 상기 주파수 조절전압에 따른 클럭신호들을 출력하기 위해 3단으로 구성된 제1 내지 제3 인버터; 상기 공통노드에서 출력되는 주파수 조절전압을 이용하여 전원전압보다 낮은 레벨의 전원단자전압을 출력하는 레귤레이터; 상기 거친 디지털 발진구동신호를 반전시켜 반전된 거친 디지털 발진구동신호를 상기 디지털/아날로그 컨버터의 일부 하부 모스 트랜지스터들의 게이트에 출력하는 제4인버터; 상기 미세 디지털 발진구동신호를 반전시켜 반전된 미세 디지털 발진구동신호를 상기 디지털/아날로그 컨버터의 나머지 하부 모스 트랜지스터들의 게이트에 출력하는 제5인버터; 및 상기 3단의 제1 내지 제3 인버터를 통해 출력되는 클럭신호의 레벨폭을 상기 레귤레이터에서 출력되는 전원단자전압과 접지전압 간의 레벨폭으로 변환하여 출력하는 출력버퍼;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
4 4
제3항에 있어서, 상기 레귤레이터에서 출력되는 전원단자전압이 상기 출력버퍼 및 상기 주파수 신시사이저 내부의 모든 블록의 전원전압으로 사용되어 레벨시프터가 생략될 수 있도록 한 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
5 5
제2항에 있어서, 상기 거친 주파수 고정처리부는 거친 주파수 고정 종료신호에 따라 발진클럭신호와 제1기준클럭신호를 그대로 출력하거나 차단하는 제1 온오프 논리부; 및 상기 제1 온오프 논리부를 통해 공급되는 상기 제1기준 클럭신호와 발진클럭신호의 주파수를 비교하여 개략적으로 주파수를 고정하는 거친 주파수 고정단계를 미리 설정된 횟수큼 수행하여 그때마다 그에 따른 거친 디지털 발진구동신호를 출력하는 제1 거친 주파수 고정부;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
6 6
제5항에 있어서, 상기 제1 거친 주파수 고정부는 소수점 정보와 서로 다른 위상을 갖는 출력 클럭신호를 입력 받아 Fractional-N PLL의 주파수 고정을 진행하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
7 7
제5항에 있어서, 상기 제1 온오프 논리부는 상기 거친 주파수 고정 종료신호를 반전출력하는 제1인버터;일측 입력단자에 상기 발진클럭신호가 공급되고, 타측 입력단자에 상기 제1인버터의 출력신호가 공급되는 제1낸드게이트:일측 입력단자에 상기 제1인버터의 출력신호가 공급되고, 타측 입력단자에 제1기준클럭신호가 공급되는 제2낸드게이트:상기 제1낸드게이트의 출력신호를 반전출력하는 제2인버터; 및 상기 제2낸드게이트의 출력신호를 반전출력는 제3인버터를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
8 8
제2항에 있어서, 상기 미세주파수 고정처리부는거친 주파수 고정 종료 신호에 따라 상기 제1기준클럭신호와 상기 분주 클럭신호를 그대로 출력하거나 차단하는 제2 온오프 논리부; 상기 제2 온오프 논리부로부터 상기 제1기준 클럭신호와 상기 분주 클럭신호를 공급받아 상기 제1기준 클럭신호와 분주 클럭신호의 위상 차를 디지털 코드값으로 변환하여 출력하는 시간/디지털 컨버터;상기 시간/디지털 컨버터에 의해 상기 제2기준 클럭신호의 주파수와 위상이 미리 설정된 정도로 고정될 때, "로우"와 "하이"를 교번되게 출력하는 델타 시그마 시간/디지털 컨버터;상기 델타 시그마 시간/디지털 컨버터로부터 상기 "로우"와 "하이"가 교번되게 출력되는 것을 검출하여 그에 따른 스위칭제어신호를 출력하는 락 검출기;초기 상태에서 상기 스위칭제어신호에 의해 스위칭 제어되어, 상기 시간/디지털 컨버터로부터 공급되는 상기 디지털 코드값을 선택하여 출력하고, 상기 제2기준 클럭신호의 주파수와 위상이 미리 설정된 정도로 고정될 때, 상기 델타 시그마 시간/디지털 컨버터의 출력신호를 선택하여 출력하는 디지털 루프필터;상기 디지털 루프 필터로부터 출력되는 적분된 주파수차 디지털 신호 중 일부는 그대로 통과시키고, 나머지는 제2분주 클럭신호로 변조하여 그에 따른 1비트의 변조 신호를 상기 상위 7비트와 합하여 상기 미세 디지털 발진 구동신호로 출력하는 1차 델타 시그마 변조기;외부로부터 공급되는 소수점 정보에 상응되는 빈도의 "로우”또는 “하이”를 갖는 출력신호를 발생하여 상기 제2기준클럭신호의 주파수가 상기 제1기준클럭신호 주파수의 인접된 두 정수 배 사이의 소수점 값으로 고정되도록 하는 3차 델타 시그마 변조기;상기 디지털 제어 오실레이터로부터 공급되는 발진클럭신호를 분주하여 그에 따른 분주 클럭신호를 상기 디지털 루프필터에 공급하는 제1분주기; 및상기 디지털 제어 오실레이터로부터 공급되는 발진클럭신호를 분주하여 그에 따른 제2분주 클럭신호를 상기 1차 델타 시그마 변조기에 공급하는 제2분주기;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
9 9
제2항에 있어서, 상기 주파수 신시사이저는상기 디지털 제어 오실레이터로부터 공급되는 발진클럭신호를 버퍼링하여 상기 제2기준 클럭신호로 출력하는 버퍼; 및 상기 미세주파수 고정처리부에서 출력되는 스위칭제어신호를 반전시켜 상기 리셋신호로 출력하는 인버터를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
10 10
제1항에 있어서, 상기 주입 고정식 위상 고정 루프는 임의의 한 위상을 갖는 상기 출력 클럭신호를 공급받아 Integer-N PLL의 주파수 고정을 진행하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
11 11
제1항에 있어서, 상기 주입 고정식 위상고정 루프는발진 구동신호에 따라 미리 설정된 주파수로 발진하는 서로 다른 복수개의 위상을 갖는 상기 출력 클럭신호를 생성하는 주입 고정식 디지털 제어 오실레이터; 거친 주파수 고정 종료신호에 따라 제2 기준 클럭신호와 상기 출력 클럭신호를 다음 단으로 전달하거나 차단하는 제3 온오프 논리부; 상기 거친 주파수 고정 종료신호를 출력하고, 상기 제2 기준 클럭신호와 상기 출력 클럭신호의 주파수를 비교하여 상기 출력 클럭신호의 주파수를 고정하는 미세 주파수 고정단계를 미리 설정된 횟수큼 수행하여 그에 따른 소정 비트의 발진 구동신호를 출력하는 제2 거친 주파수 고정부;상기 주파수 신시사이저가 주파수 고정되는 시점에서 거친 주파수 고정 동작을 시작한 후 미리 설정된 횟수의 거친 주파수 고정 단계가 종료될 때 상기 발진 구동신호의 제어를 받아 목표 주파수에 근접한 주파수를 갖는 상기 출력 클럭신호를 출력하는 제4 온오프 논리부; 및 상기 제2기준 클럭신호를 공급받아 상기 주입펄스를 생성하여 상기 주입 고정식 디지털제어 오실레이터에 출력하는 주입 펄스 발생기;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
12 12
제11항에 있어서, 상기 제3 온오프 논리부는 상기 거친 주파수 고정 종료신호를 반전출력하는 제1인버터;일측 입력단자에 상기 출력클럭신호가 공급되고, 타측 입력단자에 상기 제1인버터의 출력신호가 공급되는 제1낸드게이트:일측 입력단자에 상기 제1인버터의 출력신호가 공급되고, 타측 입력단자에 상기 제2기준클럭신호가 공급되는 제2낸드게이트:상기 제1드게이트의 출력신호를 반전시켜 상기 제2거친 주파수 고정부에 출력하는 제2인버터; 및 상기 제2낸드게이트의 출력신호를 반전시켜 상기 제2거친 주파수 고정부에 출력하는 제3인버터;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
13 13
제11항에 있어서, 상기 제3 온오프 논리부는 초기 상태에서 상기 제2 기준 클럭신호와 상기 출력 클럭신호를 다음 단으로 전달하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
14 14
제11항에 있어서, 상기 제3 온오프 논리부는 초기 상태에서 상기 거친 주파수 고정 종료신호가 "로우"로 입력되는 것에 의하여, 상기 제2 기준 클럭신호와 상기 출력 클럭신호를 다음 단의 상기 제2 거친 주파수 고정부에 전달하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
15 15
제11항에 있어서, 상기 주입 펄스 발생기에서 출력되는 주입 펄스는 상기 제2 기준 클럭신호의 한 주기 동안 한번 발생하는 펄스로서, 상기 주입 고정식 디지털 제어 오실레이터의 내부 출력 클럭신호의 위상을 주입 고정 시키는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
16 16
제11항에 있어서, 상기 주입 고정식 디지털 제어 오실레이터는반전 발진 구동신호와 상기 바이어스 전압에 의해 구동되는 복수 개의 모스 트랜지스터를 구비하여 내부 출력 클럭신호의 주파수를 조절하기 위한 주파수 조절 전압을 생성하는 전류 조절 방식의 디지털/아날로그 컨버터;상기 주파수 조절 전압(Vctrl)을 공급받아 서로 다른 위상의 내부 출력 클럭신호들을 생성하는 출력 클럭신호 생성부;상기 주입 펄스를 이용하여 상기 내부 출력 클럭신호의 위상을 주입 고정 시키는 주입 고정부; 및 주입식 주파수 고정 과정에서, 상기 내부 출력 클럭신호와 상기 주입 펄스 발생기로부터 입력되는 주입 펄스를 이용하여 주입식 주파수를 고정하는 주입식 주파수 고정부;를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
17 17
제16항에 있어서, 상기 디지털/아날로그 컨버터는 상기 반전 발진 구동신호와 상기 바이어스 전압에 의해 구동되는 복수 개의 모스 트랜지스터를 이용하여, 전원전압 레벨시프트된 상기 주파수 조절 전압을 공급하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
18 18
제16항에 있어서, 상기 출력 클럭신호 생성부는서로 다른 위상의 내부 출력 클럭신호들을 생성하는 4단의 인버터; 및 상기 4단의 인버터의 출력단에 대하여 서로 반대되는 위상을 래치하는 4개의 래치를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
19 19
제16항에 있어서, 상기 주입 고정부는상기 주입 펄스에 의해 턴온되어 첫 번째 위상의 내부 출력 클럭신호와 세 번째 위상의 내부 출력 클럭신호를 쇼트시켜 이들의 전압 레벨이 VDD의 1/2이 되게 하여 위상을 주입 고정시키는 제5 모스트랜지스터; 및양측 단자에 두 번째 위상의 내부 출력 클럭신호와 네 번째 위상의 내부 출력 클럭신호를 공급받고, 게이트에 접지전압이 공급되는 제6모스 트랜지스터를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
20 20
제16항에 있어서, 상기 주입식 주파수 고정부는전원전압의 단자와 접지전압의 단자 사이에 직렬접속된 4개의 다이오드 결합형 모스 트랜지스터를 구비하여 중간접속 노드에서 VDD의 1/2 레벨을 갖는 바이어스 전압을 출력하는 초기 조건 설정부;일측 단자가 상기 주입 펄스의 단자에 연결되고, 타측 단자가 바이어스 전압 단자에 연결되며, 게이트에 주입펄스가 공급되는 제15모스 트랜지스터, 상기 제15모스 트랜지스터의 일측 단자와 접지전압의 사이에 접속된 제1커패시터, 및 상기 제15모스 트랜지스터의 타측 단자와 접지전압의 사이에 접속된 제2커패시터를 구비하는 전압 주입부; 및일측 단자가 전원전압에 공통으로 접속되고, 게이트가 서로 공통으로 접속된 제21,22 모스트랜지스터, 일측 단자가 상기 제21모스트랜지스터의 타측 단자에 접속되고, 게이트에 상기 주입 펄스가 공급되는 제23모스트랜지스터, 일측 단자가 상기 제22모스트랜지스터의 게이트 및 타측단자에 공통접속되고, 게이트에 상기 주입 펄스가 공급되는 제24모스트랜지스터, 상기 제23모스트랜지스터의 타측 단자와 접지전압 사이에 각기 직렬접속된 제25,26모스트랜지스터 및 제29,30모스트랜지스터, 상기 제23모스트랜지스터의 타측 단자와 접지전압 사이에 각기 직렬접속된 제27,28모스트랜지스터 및 제31,32모스트랜지스터를 구비하는 바이어스 전압 생성부를 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
21 21
제20항에 있어서, 상기 주입식 주파수 고정부는 상기 내부 출력 클럭신호를 통해 상기 출력 클럭신호로 변환하여 출력하는 출력버퍼;를 더 포함하는 것을 특징으로 하는 주입 고정식 디지털 주파수 신시사이저 회로
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US09673827 US 미국 FAMILY
2 US20160182068 US 미국 FAMILY
3 WO2015030386 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2016182068 US 미국 DOCDBFAMILY
2 US9673827 US 미국 DOCDBFAMILY
3 WO2015030386 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.