맞춤기술찾기

이전대상기술

전압 부스트 기법을 이용한 CMOS 차동 로직

  • 기술번호 : KST2014059568
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로를 공개한다. 이 장치는 전원 전압을 인가 받아 클럭 신호에 응답하여 프리차지되고, 부스팅 전압을 인가 받아 부하 구동 능력이 증가된 전압을 출력하는 프리차지 차동 로직부; 접지 전압을 인가 받아 상기 클럭 신호에 응답하여 풀 다운되고, 커패시티브-커플링에 의하여 상기 풀 다운된 전압을 부스팅시켜 부스팅 전압을 출력하는 전압 부스팅부; 및 상기 클럭 신호에 응답하여 상기 프리차지 차동 로직부와 상기 전압 부스팅부를 연결하는 스위칭부;를 구비하는 것을 특징으로 한다. 본 발명에 의할 경우, 낮은 전원 전압 환경에서 회로의 입력단부터 출력단까지의 신호의 전달 지연이 감소되고 회로의 스위칭 속도가 향상되어 동작 속도가 개선되는 동시에 동작하는 데 에너지 효율이 향상된다.
Int. CL H03K 19/0948 (2006.01)
CPC
출원번호/일자 1020120139895 (2012.12.04)
출원인 성균관대학교산학협력단
등록번호/일자 10-1341734-0000 (2013.12.09)
공개번호/일자
공고번호/일자 (20131216) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.04)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 공배선 대한민국 서울 노원구
2 김종우 대한민국 서울 구
3 김주성 대한민국 서울 은평구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 손민 대한민국 서울특별시 송파구 법원로 ***, *층(문정동)(특허법인한얼)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.12.04 수리 (Accepted) 1-1-2012-1006529-11
2 선행기술조사의뢰서
Request for Prior Art Search
2013.08.20 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2013.10.10 수리 (Accepted) 9-1-2013-0081026-14
4 의견제출통지서
Notification of reason for refusal
2013.11.01 발송처리완료 (Completion of Transmission) 9-5-2013-0759507-14
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.11.27 수리 (Accepted) 1-1-2013-1085198-11
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.11.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-1085199-56
7 [분할출원]특허출원서
[Divisional Application] Patent Application
2013.11.29 불수리 (Non-acceptance) 1-1-2013-1097300-19
8 등록결정서
Decision to grant
2013.12.03 발송처리완료 (Completion of Transmission) 9-5-2013-0844128-96
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.02.23 수리 (Accepted) 4-1-2017-5028829-43
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
전원 전압을 인가 받아 클럭 신호에 응답하여 프리차지되고, 부스팅 전압을 인가 받아 부하 구동 능력이 증가된 전압을 출력하는 프리차지 차동 로직부;접지 전압을 인가 받아 상기 클럭 신호에 응답하여 풀 다운되고, 커패시티브-커플링에 의하여 상기 풀 다운된 전압을 부스팅시켜 상기 부스팅 전압을 출력하는 전압 부스팅부; 및상기 클럭 신호에 응답하여 상기 프리차지 차동 로직부와 상기 전압 부스팅부를 연결하는 스위칭부;를 구비하고,상기 프리차지 차동 로직부는각 일측에 상기 전원 전압을 인가 받아 상기 클럭 신호의 로우 레벨에 응답하여 턴 온되어 각 타측의 제1 및 제2 출력 노드(PB, P)에 전달하는 제1 및 제2 PMOS 트랜지스터; 및상기 전원 전압을 전달받아 프리차지되어 상기 스위칭부에 전달하고, 내부에 구비된 제1 스위칭 소자들의 전극간 전압을 상기 부스팅 전압만큼 증가시키는 차동 로직 트리; 를 구비하는 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
3 3
제 2 항에 있어서,상기 프리차지 차동 로직부는상기 제1 출력 노드(PB)로부터 전압을 인가 받아 레벨을 반전하여 출력하는 제1 인버터 드라이버; 및상기 제2 출력 노드(P)로부터 전압을 인가 받아 레벨을 반전하여 출력하는 제2 인버터 드라이버;를 더 구비하는 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
4 4
제 2 항에 있어서,상기 제1 스위칭 소자는 NMOS 트랜지스터이고, 상기 전극간 전압은 게이트-소스 전압인 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
5 5
삭제
6 6
전원 전압을 인가 받아 클럭 신호에 응답하여 프리차지되고, 부스팅 전압을 인가 받아 부하 구동 능력이 증가된 전압을 출력하는 프리차지 차동 로직부;접지 전압을 인가 받아 상기 클럭 신호에 응답하여 풀 다운되고, 커패시티브-커플링에 의하여 상기 풀 다운된 전압을 부스팅시켜 상기 부스팅 전압을 출력하는 전압 부스팅부; 및상기 클럭 신호에 응답하여 상기 프리차지 차동 로직부와 상기 전압 부스팅부를 연결하는 스위칭부;를 구비하고,상기 전압 부스팅부는일측에 상기 전원 전압을 인가 받아 상기 클럭 신호의 로우 레벨에 응답하여 턴 온되어 타측의 제1 노드(NS)에 전달하는 제3 PMOS 트랜지스터;일측에 접지 전압을 인가 받아 상기 제1 노드(NS)의 하이 레벨에 응답하여 턴 온되어 타측인 제2 노드(NP)에 전달하는 제2 NMOS 트랜지스터; 일측이 접지 전압에 연결되어 상기 클럭 신호의 하이 레벨에 응답하여 턴 온되어 타측의 상기 제1 노드(NS)에 전달된 상기 전원 전압을 풀 다운시키는 제3 NMOS 트랜지스터; 및일측이 상기 제1 노드(NS)에 연결되고 타측이 상기 제2 노드(NP)에 연결되어 상기 클럭 신호의 하이 레벨에 응답하여 상기 부스팅 전압으로 부스팅되는 부트스트랩 커패시터;를 구비하고,상기 제2 노드(NP)는 상기 스위칭부의 타측에 연결된 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
7 7
삭제
8 8
제 6 항에 있어서,상기 전압 부스팅부는상기 제2 노드(NP)의 전압이 상기 부스팅 전압만큼 증가되어 저전압의 전원 전압에 따른 지연 시간을 감소시키는 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
9 9
제 3 항에 있어서,상기 전압 부스팅부는상기 제1 및 제2 인버터 드라이버 내부에 구비된 제2 스위칭 소자의 전극간 전압을 증가시켜 상기 제1 및 제2 인버터 드라이버의 부하 구동 능력을 증가시키는 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
10 10
제 9 항에 있어서,상기 제2 스위칭 소자는 PMOS 트랜지스터이고, 상기 전극간 전압은 게이트-소스 전압인 것을 특징으로 하는, 전압 부스팅 기법을 이용한 CMOS 차동 로직 회로
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08907701 US 미국 FAMILY
2 US20140152342 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2014152342 US 미국 DOCDBFAMILY
2 US8907701 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 한국연구재단 기본연구지원사업(유형1) 3/3 MEPT 알고리즘이 적용된 초저전력 시스템 IC 설계 기술 개발