| 1 |
1
전원 전압을 인가받아 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하는 베이스-이미터 전압 발생부;상기 전원 전압을 인가받아 상기 공정 변화에 무관한 베이스-이미터 전압의 변화량을 생성하여 출력하는 베이스-이미터 전압 변화량 발생부; 및상기 베이스-이미터 전압 및 상기 베이스-이미터 전압의 변화량을 인가받아 합산하여 기준 전압을 출력하는 전압 합산부; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 2 |
2
제 1 항에 있어서,상기 베이스-이미터 전압 발생부는상기 전원 전압을 인가받아 전류 미러 원리를 이용하여 문턱 전압을 발생하고 전압 곱셈 연산을 수행하여 상기 이미터 전류를 출력하는 공정 보상 이미터 전류 발생부; 및상기 이미터 전류를 인가받아 증폭하여 상기 베이스-이미터 전압을 출력하는 제1 바이폴라 트랜지스터; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 3 |
3
제 2 항에 있어서,상기 공정 보상 이미터 전류 발생부는상기 문턱 전압 및 절대온도 비례 전압을 합산하여 제1 게이트-소스 전압을 출력하는 문턱 전압 발생부;상기 제1 게이트-소스 전압을 인가받아 연산 증폭하여 제1 스위칭 제어 신호를 생성하고, 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 저항 비율에 따라 승산을 수행하여 승산 전압을 출력하는 전압 곱셈부; 및상기 전원 전압을 인가받아 상기 승산 전압에 응답하여 상기 이미터 전류를 출력하는 이미터 전류 발생부; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 4 |
4
제 3 항에 있어서,상기 문턱 전압 발생부는일측에 상기 전원 전압을 인가받아 제1 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 내지 제3 PMOS 트랜지스터; 일측에 상기 제1 및 제2 PMOS 트랜지스터 각각으로부터 전류를 전달받아 제2 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 및 제2 NMOS 트랜지스터; 상기 제1 NMOS 트랜지스터로부터 전류를 전달받아 상기 절대온도 비례 전압을 생성하는 제3 NMOS 트랜지스터; 및상기 제3 PMOS 트랜지스터로부터 전류를 전달받아 상기 제1 게이트-소스 전압을 생성하는 제4 NMOS 트랜지스터;를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 5 |
5
제 4 항에 있어서,상기 제3 NMOS 트랜지스터의 드레인에 흐르는 전류는 이고, 상기 k는 상기 제3 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS3 는 상기 제3 NMOS 트랜지스터의 게이트-소스 전압, 상기 VTH는 상기 제3 NMOS 트랜지스터의 문 턱전압, 상기 VPTAT는 상기 절대온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 하는 저항 변화를 보상한 밴 드갭 기준전압 발생기
|
| 6 |
6
제 4 항에 있어서,상기 제4 NMOS 트랜지스터의 드레인에 흐르는 전류는 이고, 상기 k는 상기 제4 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS4 는 상기 제1 게이트-소스 전압, 상기 VTH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징 으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 7 |
7
제 4 항에 있어서,상기 제1 게이트-소스 전압은이고 , 상기 VTH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상 기 제4 NMOS 트랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 8 |
8
제 4 항에 있어서,상기 전압 곱셈부는일측에 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 타측으로 전류를 전달하는 제4 및 제5 PMOS 트랜지스터; 일측에 상기 제4 PMOS 트랜지스터 및 제1 연산 증폭기의 입력단과 연결되어 전압 강하시켜 타측이 접지되는 제1 저항; 및일측에 상기 제5 PMOS 트랜지스터와 연결되어 상기 승산 전압을 생성하고 접지되는 제2 저항;을 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 9 |
9
제 8 항에 있어서,상기 이미터 전류 발생부는일측에 상기 전원 전압을 인가받아 제3 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제6 PMOS 트랜지스터; 일측에 상기 제6 PMOS 트랜지스터로부터 전류를 전달받아 상기 승산 전압에 응답하여 타측으로 전류를 전달하는 제5 NMOS 트랜지스터; 및일측에 상기 전원 전압을 인가받아 상기 제3 셀프 바이어스에 응답하여 타측으로 상기 이미터 전류를 전달하는 제7 PMOS 트랜지스터; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 10 |
10
제 9 항에 있어서,상기 제5 NMOS 트랜지스터의 게이트-소스 전압은이고, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH 는 상기 제5 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트랜 지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 하는 저 항 변화를 보상한 밴드갭 기준전압 발생기
|
| 11 |
11
제 4 항에 있어서,상기 이미터 전류는이고, 상기 k0 및 상기 δk는 각각 상기 제5 NMOS 트랜지 스터의 이동도와 옥사이드의 캐패시턴스의 곱 정규값 및 변동값, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH0 및 상기 δVTH는 각각 상기 제5 NMOS 트랜지스터의 문턱전 압 정규값 및 변동값, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준 전압 발생기
|
| 12 |
12
제 2 항에 있어서 ,상기 베이스-이미터 전압은로서, 저항의 변화에 무관 하고, 상기 Vt는 상기 제1 바이폴라 트랜지스터의 온도 전압 상수, 상기 IE는 상 기 이미터 전류, 상기 IS는 컬렉터 포화 전류, 상기 β는 전류 이득인 것을 특징으로 하는 저 항 변화를 보상한 밴드갭 기준전압 발생기
|
| 13 |
13
제 3 항에 있어서,상기 베이스-이미터 전압 변화량 발생부는상기 전원 전압을 인가받아 제2 스위칭 제어 신호에 따라 제1 전류를 스위칭하여 상기 베이스-이미터 전압 변화량을 출력하는 제1 스위칭부;상기 전원 전압을 인가받아 상기 제2 스위칭 제어 신호에 따라 제2 전류를 스위칭하여 출력하는 제2 스위칭부; 및입력단에 상기 스위칭된 제1 및 제2 전류를 인가받아 연산 증폭하여 상기 제2 스위칭 제어 신호를 출력하는 제2 연산 증폭기; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
| 14 |
14
제 13 항에 있어서,상기 전압 합산부는상기 베이스-이미터 전압을 인가받아 연산 증폭하여 제3 스위칭 제어 신호를 출력하는 제3 연산 증폭기; 상기 전원 전압을 인가받아 상기 제3 스위칭 제어 신호에 응답하여 제3 전류를 스위칭하는 제3 스위칭부; 및상기 전원 전압을 인가받아 상기 제1 및 제2 스위칭 제어 신호 각각에 따라 스위칭하여 상기 기준 전압을 출력하는 제4 스위칭부; 를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기
|
