| 2 |
2
피드백 되는 아날로그 신호와 입력 신호의 차이 값을 적분하는 스위치드-커패시터(switched capacitor) 적분기를 사용하는 아날로그-디지털 컨버터에 있어서,상기 스위치드-커패시터 적분기는,입력단과 출력단 사이에 상기 입력단을 기준으로 차례로 제1 노드, 제2 노드, 제3 노드가 형성되며,입력 단자가 상기 제3 노드에 연결되고 출력 단자가 상기 출력단에 연결되는 연산 증폭기와,일단이 상기 제1 노드에 연결되고 타단이 상기 제2 노드에 연결되는 샘플링 커패시터와,일단이 상기 제3 노드에 연결되고 타단이 상기 연산 증폭기의 출력 단자에 연결되는 적분 캐패시터와,일단이 상기 입력단에 연결되고 타단이 상기 제1 노드에 연결되는 제1 스위치와,일단이 상기 제2 노드에 연결되고 타단이 접지 단자에 연결되는 제2 스위치와,일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결되는 제3 스위치와,일단이 상기 제1 노드에 연결되고 타단이 상기 접지 단자에 연결되는 제4 스위치와,일단이 상기 제1 노드에 연결되고 타단이 리셋 전원단에 연결되는 제5 스위치와,일단이 상기 제2 노드에 연결되고 타단이 상기 리셋 전원단에 연결되는 제6 스위치를 포함하며,상기 제1 스위치 및 상기 제2 스위치로 구성되는 제1 스위칭 회로는 샘플링 클럭에 따라 상기 스위치드-커패시터 적분기의 샘플링 동작(sampling phase)을 스위칭 하고,상기 제3 스위치 및 상기 제4 스위치로 구성되는 제2 스위칭 회로는 적분 클럭에 따라 상기 스위치드-커패시터 적분기의 적분 동작(integration phase)을 스위칭 하며,상기 제5 스위치 및 상기 제6 스위치로 구성되는 제3 스위칭 회로는 리셋 클럭에 따라 상기 스위치드-커패시터 적분기의 리셋 동작(reset phase)을 스위칭 하는 것을 특징으로 하는 시그마-델타 방식의 아날로그-디지털 컨버터
|
