1 |
1
제1 영역 및 제2 영역을 갖는 기판 상에 최상부에 실리콘막을 구비하는 소자 패턴들을 형성하되, 상기 제1 영역 상의 소자 패턴 밀도는 상기 제2 영역 상의 소자 패턴 밀도에 비해 높은 단계;상기 소자 패턴들 상에 제1 실리콘 산화막을 형성하는 단계;상기 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계;상기 실리콘 질화막 상에 제2 실리콘 산화막을 형성하는 단계; 및연마제, 실리콘 질화막 패시베이션제, 및 실리콘막 패시베이션제를 함유하는 연마 슬러리 조성물을 사용하여 상기 실리콘막이 노출될 때까지 상기 기판을 화학기계적 연마하는 단계를 포함하는 반도체 소자 제조방법
|
2 |
2
제1항에 있어서,상기 제1 실리콘 산화막은 상기 제1 영역 상에 형성된 소자 패턴들 사이를 충전할 수 있을 정도의 두께를 갖는 반도체 소자 제조방법
|
3 |
3
제1항에 있어서,상기 제1 및 제2 영역들 상에 형성된 소자 패턴들은 최상부에 폴리 실리콘막을 구비하는 게이트 패턴들인 반도체 소자 제조방법
|
4 |
4
제1항에 있어서,상기 실리콘 질화막 패시베이션제는 폴리 아크릴산, 폴리 알킬 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 또는 에틸-메타크릴아미드인 반도체 소자 제조방법
|
5 |
5
제1항에 있어서,상기 실리콘막 패시베이션제는 폴리비닐피롤리돈, 비닐피리딘(vinylpyridine), 또는 비닐피롤리돈인 반도체 소자 제조방법
|
6 |
6
제1항에 있어서,상기 연마 슬러리 조성물은 상기 연마제가 함유된 연마제 서스펜션과 첨가제 용액의 혼합물이고, 상기 첨가제 용액은 용매 100 중량부, 상기 실리콘 질화막 패시베이션제 0
|
7 |
7
연마제가 함유된 연마제 서스펜션 100 중량부와 첨가제 용액 40 내지 120 중량부의 혼합물이되, 상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0
|
8 |
8
제7항에 있어서,상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0
|
9 |
9
제7항에 있어서,상기 실리콘 질화막 패시베이션제는 폴리 아크릴산, 폴리 알킬 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 또는 에틸-메타크릴아미드인 연마 슬러리 조성물
|
10 |
10
제7항에 있어서,상기 실리콘막 패시베이션제는 폴리비닐피롤리돈, 비닐피리딘(vinylpyridine), 또는 비닐피롤리돈인 연마 슬러리 조성물
|