맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

ＯＦＤＭ시스템을 위한 ＭＲＭＤＣ구조의 고속 푸리에 변환 장치

  • 기술번호 : KST2014060022
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 의한 OFDM 시스템을 위한 MRMDC 구조의 고속 푸리에 변환 장치가 개시된다.본 발명에 따른 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치는 상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 8개의 데이터 경로로 나누어 출력하는 스위치; 상기 8개의 데이터 경로로부터 입력된 8개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 2개의 Radix-4 버터플라이; 상기 Radix-4 버터플라이로부터의 8개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서; 상기 멀티플렉서로부터의 4개의 데이터 경로를 포함하는 12개의 데이터 경로 중 10개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및 상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 12개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함한다.이를 통해, 본 발명은 복소 곱셈기의 수를 줄일 수 있고, 연산 싸이클을 증가시키지 않고 하드웨어 복잡도를 감소시킬 수 있을 뿐 아니라, 버터플라이 연산기와 복소 곱셈기의 수를 모두 줄일 수 있는 효과가 있다.
Int. CL H04L 27/26 (2006.01)
CPC H04L 27/265(2013.01)
출원번호/일자 1020110037861 (2011.04.22)
출원인 아주대학교산학협력단
등록번호/일자 10-1249371-0000 (2013.03.26)
공개번호/일자 10-2012-0119939 (2012.11.01) 문서열기
공고번호/일자 (20130402) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.04.22)
심사청구항수 18

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 아주대학교산학협력단 대한민국 경기도 수원시 영통구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 선우명훈 대한민국 서울특별시 서초구
2 김은지 대한민국 경상남도 통영시 미수해안로 *

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인우인 대한민국 서울특별시 강남구 역삼로 ***, *층(역삼동, 중평빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 아주대학교산학협력단 경기도 수원시 영통구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2011.04.22 수리 (Accepted) 1-1-2011-0302057-69
2 선행기술조사의뢰서
Request for Prior Art Search		 2012.03.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2012.04.19 수리 (Accepted) 9-1-2012-0029788-21
4 의견제출통지서
Notification of reason for refusal		 2012.08.23 발송처리완료 (Completion of Transmission) 9-5-2012-0492677-93
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.10.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0861414-12
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2012.10.23 수리 (Accepted) 1-1-2012-0861413-66
7 등록결정서
Decision to grant		 2013.02.28 발송처리완료 (Completion of Transmission) 9-5-2013-0145340-18
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.01.02 수리 (Accepted) 4-1-2014-5000672-13
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 8개의 데이터 경로로 나누어 출력하는 스위치;상기 8개의 데이터 경로로부터 입력된 8개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 2개의 Radix-4 버터플라이;상기 Radix-4 버터플라이로부터의 8개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서;상기 멀티플렉서로부터의 4개의 데이터 경로를 포함하는 12개의 데이터 경로 중 10개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 12개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함하되, 상기 복소 곱셈기는 상기 12개의 데이터 경로 중 순차적으로 제2 데이터 경로, 제3 데이터 경로, 제4 데이터 경로, 제5 데이터 경로, 제6 데이터 경로, 제8 데이터 경로, 제9 데이터 경로, 제10 데이터 경로, 제11 데이터 경로 상에 구비되는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
2 2
제1 항에 있어서,상기 스위치로부터의 서로 다른 8개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 28 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 24 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 20 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 16 싸이클의 지연시간을 갖는 지연시간, 제5 데이터 경로 상에 구비되는 12 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
3 3
제2 항에 있어서,상기 Radix-4 버터플라이로부터의 서로 다른 8개의 데이터 경로 중 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제8 데이터 경로 상에 구비되어 3 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
4 4
제3 항에 있어서,상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제8 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제9 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제10 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
5 5
제1 항에 있어서,상기 멀티플렉서는,상기 Radix-4 버터플라이로부터의 8개의 데이터 경로 중 제1 데이터 경로와 제2 데이터 경로 사이에 구비되는 멀티플렉서, 제3 데이터 경로와 제4 데이터 경로 사이에 구비되는 멀티플렉서, 제5 데이터 경로와 제6 데이터 경로 사이에 구비되는 멀티플렉서, 제7 데이터 경로와 제8 데이터 경로 사이에 구비되는 멀티플렉서를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
6 6
삭제
7 7
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-2 알고리즘 또는 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2 알고리즘 또는 Radix-4 알고리즘을 선택하는 제1 멀티플렉서;상기 Radix-2/4 버터플라이로부터의 4개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 제2 멀티플렉서;상기 제2 멀티플렉서로부터의 2개의 데이터 경로를 포함하는 6개의 데이터 경로 중 5개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 6개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함하되, 상기 복소 곱셈기는 상기 6개의 데이터 경로 중 제2 데이터 경로, 제3 데이터 경로, 제4 데이터 경로, 제5 데이터 경로, 제6 데이터 경로 상에 구비되는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
8 8
제7 항에 있어서,상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 각각 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열 사이의 거리를 조정하는 제1 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
9 9
제8 항에 있어서,상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 2개 또는 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열 사이의 거리를 조정하는 제2 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
10 10
제9 항에 있어서,상기 교환기로부터의 서로 다른 12개의 데이터 경로 중 8개 또는 10개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 12개의 데이터 열 사이의 거리를 조정하는 제3 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
11 11
제7 항에 있어서,상기 제2 멀티플렉서는,상기 Radix-4 버터플라이로부터의 4개의 데이터 경로 중 제1 데이터 경로와 제2 데이터 경로 사이에 구비되는 멀티플렉서, 제3 데이터 경로와 제4 데이터 경로 사이에 구비되는 멀티플렉서를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
12 12
삭제
13 13
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2/4 버터플라이로부터의 4개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서;상기 멀티플렉서로부터의 2개의 데이터 경로를 포함하는 6개의 데이터 경로 중 5개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 6개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함하되, 상기 복소 곱셈기는 상기 6개의 데이터 경로 중 제2 데이터 경로, 제3 데이터 경로, 제4 데이터 경로, 제5 데이터 경로, 제6 데이터 경로 상에 구비되는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
14 14
제13 항에 있어서,상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 24 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 16 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
15 15
제14 항에 있어서,상기 Radix-2/4 버터플라이로부터의 4개의 데이터 경로 중 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
16 16
제15 항에 있어서,상기 교환기로부터의 서로 다른 12개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 7 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 6 사이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 6 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 5 싸이클의 지연시간을 갖는 지연소자, 제5 데이터 경로에 병렬로 연결되어 구비되는 4 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로에 병렬로 연결되어 구비되는 4 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제8 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제9 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제10 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
17 17
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-2 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2/4 버터플라이로부터의 4개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서;상기 멀티플렉서로부터의 2개의 데이터 경로를 포함하는 6개의 데이터 경로 중 5개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 6개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함하되, 상기 복소 곱셈기는 상기 6개의 데이터 경로 중 제2 데이터 경로, 제3 데이터 경로, 제4 데이터 경로, 제5 데이터 경로, 제6 데이터 경로 상에 구비되는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
18 18
제17 항에 있어서,상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 제1 데이터 경로 상에 구비되는 12 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
19 19
제18 항에 있어서,상기 Radix-2/4 버터플라이로부터의 4개의 데이터 경로 중 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
20 20
제19 항에 있어서,상기 교환기로부터의 서로 다른 12개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로에 병렬로 연결되어 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제8 데이터 경로에 병렬로 연결되어 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제9 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제10 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 더 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.