1 |
1
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제1 지연소자;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-2 알고리즘 또는 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제2 지연소자;상기 Radix-2 알고리즘 또는 Radix-4 알고리즘을 선택하는 멀티플렉서;상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 Radix-2/4 버터플라이로부터 출력된 4개의 데이터 열을 서로 다른 8개의 데이터 경로로 나누어 출력하는 교환기; 및상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 7개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 8개의 데이터 열의 거리를 조정하는 제3 지연소자;를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
|
2 |
2
삭제
|
3 |
3
제1 항에 있어서,상기 제1 지연소자는,256-포인트 FFT 연산을 수행하는 경우에 순차적으로 제1 데이터 경로 상에 구비되는 24 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 16 싸이클의 지연시간을 갖는 지연소자, 및 제3 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
4 |
4
제1 항에 있어서,상기 제1 지연소자는,128-포인트 FFT 연산을 수행하는 경우에 순차적으로 제1 데이터 경로 상에 구비되는 12 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자, 및 제3 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
5 |
5
삭제
|
6 |
6
제1 항에 있어서,상기 제2 지연소자는,256-포인트 FFT 연산을 수행하는 경우에 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 및 제4 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
7 |
7
제1 항에 있어서,상기 제2 지연소자는,128-포인트 FFT 연산을 수행하는 경우에 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 및 제4 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
8 |
8
삭제
|
9 |
9
제1 항에 있어서,상기 제3 지연소자는,256-포인트 FFT 연산을 수행하는 경우에 순차적으로 제1 데이터 경로 상에 구비되는 7 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 6 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 5 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자, 제5 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
10 |
10
제1 항에 있어서,상기 제3 지연소자는,128-포인트 FFT 연산을 수행하는 경우에 순차적으로 제1 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제5 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
11 |
11
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제1 지연소자;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제2 지연소자;상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 Radix-2/4 버터플라이로부터 출력된 4개의 데이터 열을 서로 다른 8개의 데이터 경로로 나누어 출력하는 교환기; 및상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 7개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 8개의 데이터 열의 거리를 조정하는 제3 지연소자;를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
|
12 |
12
제11 항에 있어서,상기 제1 지연소자는,상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 24 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 16 싸이클의 지연시간을 갖는 지연소자, 및 제3 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
13 |
13
제12 항에 있어서,상기 제2 지연소자는,상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 및 제4 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
14 |
14
제13 항에 있어서,상기 제3 지연소자는,상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 7 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 6 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 5 싸이클의 지연시간을 갖는 지연소자, 제4 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자, 제5 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
15 |
15
Radix-2 또는 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치에 있어서,상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 4개의 데이터 경로로 나누어 출력하는 스위치;상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 3개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제1 지연소자;상기 4개의 데이터 경로로부터 입력된 4개의 데이터 열을 기반으로 Radix-2 알고리즘에 따라 버퍼플라이 연산을 수행하는 Radix-2/4 버터플라이;상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 2개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 4개의 데이터 열의 거리를 조정하는 제2 지연소자;상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 Radix-2/4 버터플라이로부터 출력된 4개의 데이터 열을 서로 다른 8개의 데이터 경로로 나누어 출력하는 교환기; 및상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 6개의 데이터 경로에 구비되어, 서로 다른 지연시간을 이용하여 상기 8개의 데이터 열의 거리를 조정하는 제3 지연소자;를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치
|
16 |
16
제15 항에 있어서,상기 제1 지연소자는,상기 스위치로부터의 서로 다른 4개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 12 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 8 싸이클의 지연시간을 갖는 지연소자, 및 제3 데이터 경로 상에 구비되는 4 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
17 |
17
제16 항에 있어서,상기 제2 지연소자는,상기 Radix-2/4 버터플라이로부터의 서로 다른 4개의 데이터 경로 중 순차적으로 제2 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 및 제4 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|
18 |
18
제17 항에 있어서,상기 제3 지연소자는,상기 교환기로부터의 서로 다른 8개의 데이터 경로 중 순차적으로 제1 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제2 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제3 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자, 제5 데이터 경로 상에 구비되는 3 싸이클의 지연시간을 갖는 지연소자, 제6 데이터 경로 상에 구비되는 2 싸이클의 지연시간을 갖는 지연소자, 제7 데이터 경로 상에 구비되는 1 싸이클의 지연시간을 갖는 지연소자를 포함하는 것을 특징으로 하는 MRMDC 구조의 고속 푸리에 변환 장치
|