| 1 |
1
오프셋과 레인지의 뺄셈 연산을 수행하여 중간값을 계산하는 선연산 모듈;상기 레인지와 rLPS ROM에서 읽은 rLPS의 뺄셈 연산을 수행하여 rMPS를 계산하는 감산 모듈;상기 중간값과 상기 rLPS의 덧셈 연산을 수행하여 최종값을 계산하는 가산 모듈; 및상기 최종값의 최상위 비트를 확인하여 현재 확률 상태를 결정하는 상태결정 모듈;을 포함하는 것을 특징으로 하는 HEVC CAVAC 복호기
|
| 2 |
2
제 1항에 있어서,상기 선연산 모듈은 최상위 비트에 '1'이 추가된 오프셋과 레인지의 뺄셈 연산을 수행하는 것을 특징으로 하는 HEVC CAVAC 복호기
|
| 3 |
3
제 1항에 있어서,상기 상태결정 모듈은,상기 최종값의 최상위 비트가 '1'인 경우 현재 확률 상태를 LPS 상태로 결정하고, 상기 최종값의 최상위 비트가 '0'인 경우 현재 확률 상태를 MPS 상태로 결정하는 것을 특징으로 하는 HEVC CAVAC 복호기
|
| 4 |
4
최상위 비트에 '1'을 추가한 오프셋과 레인지의 뺄셈 연산을 수행하여 중간값을 계산하는 선연산 단계;상기 중간값과 rLPS ROM에서 읽은 rLPS의 덧셈 연산을 수행하여 최종값을 계산하는 가산 단계; 및상기 최종값의 최상위 비트를 확인하여 현재 확률 상태를 결정하는 상태결정 단계;를 포함하는 것을 특징으로 하는 HEVC CAVAC 복호방법
|
| 5 |
5
제 4항에 있어서,상기 선연산 단계는 상기 rLPS ROM에서 rLPS를 읽는 동안 수행되어 병목현상을 방지하는 것을 특징으로 하는 HEVC CAVAC 복호방법
|
| 6 |
6
제 4항에 있어서,상기 가산 단계는,상기 레인지와 상기 rLPS의 뺄셈 연산을 수행하여 rMPS를 계산하는 rMPS 계산 공정; 및상기 중간값과 상기 rLPS의 덧셈 연산을 수행하여 최종값을 계산하는 최종값 계산 공정;을 포함하는 것을 특징으로 하는 HEVC CAVAC 복호방법
|
| 7 |
7
제 6항에 있어서,상기 rMPS 계산 공정과 상기 최종값 계산 공정은 동시에 수행되는 것을 특징으로 하는 HEVC CAVAC 복호방법
|
| 8 |
8
제 4항에 있어서,상기 상태 결정 단계는,상기 최종값의 최상위 비트가 '1'인 경우 현재 확률 상태를 LPS 상태로 결정하고,상기 결과값의 최상위 비트가 '0'인 경우 현재 확률 상태를 MPS 상태로 결정하는 것을 특징으로 하는 HEVC CAVAC 복호방법
|
