| 1 |
1
층상구조를 갖는 단결정 물질의 벽개된 일면에 제1 전극을 형성하는 단계(단계 1); 및상기 일면의 반대 방향에 위치하는 단결정 물질의 벽개된 타면에 제2 전극을 형성하는 단계(단계 2)를 포함하고,단계 1 전에,제1 기판의 일면에 희생층과 지지층을 순차적으로 적층하는 단계(단계 a);적층형 단결정 물질을 벽개하여 층상구조를 갖는 단결정 물질을 준비하는 단계(단계 b); 및상기 단계 b의 단결정 물질의 벽개된 일면을 단계 a의 지지층에 접하도록 부착하는 단계(단계 c);를 포함하고,단계 1과 단계 2의 사이에,상기 단계 1의 상기 희생층을 제거하여 상기 제1 기판을 분리하는 단계(단계 d);상기 단계 d의 제1 전극 상에 제2 기판을 부착하는 단계(단계 e); 및상기 단계 e의 상기 지지층을 제거하는 단계(단계 f); 를 포함하는 적층형 소자의 제조방법
|
| 2 |
2
제1항에 있어서,상기 희생층은 폴리(4-스티렌설포닉산)(poly(4-styrenesulfonic acid)), 폴리비닐 알코올(polyvinyl alcohol), 및 폴리프로필렌 카보네이트(polypropylene carbonate)로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 3 |
3
제1항에 있어서,상기 지지층은 폴리메틸글루타르이미드(polydimethylglutarimide)를 포함하는 유기고분자 물질인 것을 특징으로 하는 적층형 소자의 제조방법
|
| 4 |
4
제1항에 있어서,상기 제1 또는 제2 기판은 유리, 사파이어, 실리카, 및 마이카로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 5 |
5
제1항에 있어서,상기 제1 또는 제2 전극은 전자빔 리소그래피, 포토 리소그래피, 열 증착 및 스퍼터링 증착으로 이루어진 군에서 선택된 어느 하나의 방법으로 형성하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 6 |
6
제1항에 있어서,상기 단계 d의 희생층 제거는 물에 용해시켜 수행하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 7 |
7
제1항에 있어서,상기 단계 f의 지지층 제거는 N-메틸피롤리디논 용액에 용해시켜 수행하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 8 |
8
제1항에 있어서,상기 제1 전극; 상기 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 상기 층상구조를 갖는 단결정 물질;을 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 9 |
9
제1항에 있어서,상기 단결정 물질이 c-결정축을 따라 층상구조를 갖는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 10 |
10
제9항에 있어서,상기 제1 또는 제2 전극과 상기 단결정 물질이 접하는 면과 상기 단결정 물질의 c-결정축에 수직한 면이 이루는 각의 평균값이 0° 내지 20°인 것을 특징으로 하는 적층형 소자의 제조방법
|
| 11 |
11
제1항에 있어서,상기 단결정 물질의 c-결정축 방향의 두께가 0
|
| 12 |
12
삭제
|
| 13 |
13
제1항에 있어서,상기 단결정 물질이 전도체, 부도체, 반도체 및 초전도체로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 14 |
14
제13항에 있어서,상기 단결정 물질이 그래핀, 그래파이트, 육방정 질화붕소, 몰리브덴 디설파이드(molybdenum disulfide), 텅스텐 디설파이드(tungsten disulfide), 나이오븀 디설파이드(niobium disulfide), 탄탈륨 디설파이드(tantalum disulfide), 아이언 디셀레나이드(iron diselenide), 코발트 디셀레나이드 (cobalt diselenide), 지르코늄 나이트라이드 클로라이드(zirconium nitride chloride), 니오븀 디셀레나이드(niobium diselenide), 비스무스 스트론튬 칼슘 카파 옥사이드(bismuth strontium calcium copper oxide), 및 란타늄 스트론튬 카파 옥사이드(lanthanum strontium copper oxide) 중 어느 하나를 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 15 |
15
제1항에 있어서,상기 제1 또는 제2 전극이 전이 금속, 13족 금속, 희토류 금속, 초전도 금속 및 자성 금속으로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 16 |
16
제1항에 있어서,상기 제1 또는 제2 전극이 Cu, Ag, Au, Pt, Ti, Fe, Sn, Al, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Co, Nb, Ni, NbN, NbTiN, GdN, Pb 및 Cu-페로브스카이트(perovskite)계 세라믹 물질 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 17 |
17
제1항에 있어서,상기 제1 전극의 두께가 30 내지 100nm인 것을 특징으로 하는 적층형 소자의 제조방법
|
| 18 |
18
제9항에 있어서,상기 제2 전극의 두께는 60 내지 200nm인 것을 특징으로 하는 적층형 소자의 제조방법
|
| 19 |
19
제1항에 있어서,상기 적층형 소자는 기억 소자 또는 논리 회로 소자에 사용되는 것을 특징으로 하는 적층형 소자의 제조방법
|
| 20 |
20
삭제
|
