| 1 |
1
입력 포트를 통하여 입력된 교류 형태의 입력 신호가 게이트로 인가되고, 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 입력 신호가 게이트를 통하여 인가되고, 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터;상기 제1 트랜지스터의 게이트에 제1 직류 전압을 인가하고, 상기 제2 트랜지스터의 게이트에 상기 제1 직류 전압보다 낮은 제2 직류 전압을 인가하는 제1 및 제2 DC 전압원;상기 입력 포트와 상기 제1 트랜지스터의 게이트 사이, 및 상기 입력 포트와 상기 제2 트랜지스터의 게이트 사이에 각각 연결된 제1 및 제2 DC 차단부; 및상기 제1 DC 전압원과 상기 제1 트랜지스터의 게이트 사이, 및 상기 제2 DC 전압원과 상기 제2 트랜지스터의 게이트 사이에 각각 연결된 제1 및 제2 AC 차단부를 포함하며,상기 제1 직류 전압의 전위는 상기 제1 전원의 전위에 상기 제1 트랜지스터의 문턱 전압을 차감한 값이고, 상기 제2 직류 전압의 전위는 상기 제2 트랜지스터의 문턱 전압인 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 2 |
2
청구항 1에 있어서,상기 제1 및 제2 DC 차단부는 커패시터 소자로 형성되고, 상기 제1 및 제2 AC 차단부는 저항 소자로 형성된 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 3 |
3
입력 포트를 통하여 입력된 교류 형태의 입력 신호가 게이트로 인가되고, 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 입력 신호가 게이트를 통하여 인가되고, 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터;상기 제1 트랜지스터의 게이트에 제1 직류 전압을 인가하는 DC 전압원;상기 입력 포트와 상기 제1 트랜지스터의 게이트 사이에 연결된 DC 차단부;상기 DC 전압원과 상기 제1 트랜지스터의 게이트 사이에 연결된 AC 차단부를 포함하며,상기 입력포트에 상기 제1 직류 전압보다 낮은 제2 직류 전압이 더 인가되며,상기 제1 직류 전압의 전위는 상기 제1 전원의 전위에 상기 제1 트랜지스터의 문턱 전압을 차감한 값이고, 상기 제2 직류 전압의 전위는 상기 제2 트랜지스터의 문턱 전압인 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 4 |
4
입력 포트를 통하여 입력된 교류 형태의 입력 신호가 게이트로 인가되고, 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 입력 신호가 게이트를 통하여 인가되고, 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터;상기 제2 트랜지스터의 게이트에 제2 직류 전압을 인가하는 DC 전압원;상기 입력 포트와 상기 제2 트랜지스터의 게이트 사이에 연결된 DC 차단부;상기 DC 전압원과 상기 제2 트랜지스터의 게이트 사이에 연결된 AC 차단부를 포함하며,상기 입력포트에 제2 직류 전압보다 높은 제1 직류 전압이 더 인가되며,상기 제1 직류 전압의 전위는 상기 제1 전원의 전위에 상기 제1 트랜지스터의 문턱 전압을 차감한 값이고, 상기 제2 직류 전압의 전위는 상기 제2 트랜지스터의 문턱 전압인 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 5 |
5
청구항 3 또는 청구항 4에 있어서,상기 DC 차단부는 커패시터 소자로 형성되고, 상기 AC 차단부는 저항 소자로 형성된 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 6 |
6
입력 포트를 통하여 입력된 교류 형태의 입력 신호가 게이트로 인가되고, 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 입력 신호가 게이트를 통하여 인가되고, 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터;상기 제1 전원에 제1 직류 전압을 인가하고, 상기 제2 전원에 상기 제1 직류 전압보다 낮은 제2 직류 전압을 인가하는 제1 및 제2 DC 전압원;상기 입력 포트와 상기 제2 트랜지스터의 게이트 사이에 연결된 제1 DC 차단부;상기 제1 DC 차단부와 상기 제2 트랜지스터의 게이트 간의 접점과, 상기 제1 트랜지스터의 게이트 사이에 연결된 제2 DC 차단부; 및상기 제1 DC 전압원과 상기 제1 트랜지스터의 게이트 사이, 및 상기 제2 DC 전압원과 상기 제2 트랜지스터의 게이트 사이에 각각 연결된 제1 및 제2 AC 차단부를 포함하며,상기 제1 직류 전압의 전위는 상기 제1 전원의 전위에 상기 제1 트랜지스터의 문턱 전압을 차감한 값이고, 상기 제2 직류 전압의 전위는 상기 제2 트랜지스터의 문턱 전압인 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 7 |
7
입력 포트를 통하여 입력된 교류 형태의 입력 신호가 게이트로 인가되고, 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 입력 신호가 게이트를 통하여 인가되고, 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터;상기 제1 전원에 제1 직류 전압을 인가하고, 상기 제2 전원에 상기 제1 직류 전압보다 낮은 제2 직류 전압을 인가하는 제1 및 제2 DC 전압원;상기 입력 포트와 상기 제1 트랜지스터의 게이트 사이에 연결된 제1 DC 차단부;상기 제1 DC 차단부와 상기 제1 트랜지스터의 게이트 간의 접점과, 상기 제2 트랜지스터의 게이트 사이에 연결된 제2 DC 차단부; 및상기 제1 DC 전압원과 상기 제1 트랜지스터의 게이트 사이, 및 상기 제2 DC 전압원과 상기 제2 트랜지스터의 게이트 사이에 각각 연결된 제1 및 제2 AC 차단부를 포함하며,상기 제1 직류 전압의 전위는 상기 제1 전원의 전위에 상기 제1 트랜지스터의 문턱 전압을 차감한 값이고, 상기 제2 직류 전압의 전위는 상기 제2 트랜지스터의 문턱 전압인 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 8 |
8
청구항 6 또는 청구항 7에 있어서,상기 제1 및 제2 DC 차단부는 커패시터 소자로 형성되고, 상기 제1 및 제2 AC 차단부는 저항 소자로 형성된 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
|
| 9 |
9
삭제
|
