| 1 |
1
입력 포트에서 분기된 입력 신호가 개별 인가되고, N형과 P형의 트랜지스터로 구성된 인버터가 복수의 단으로 형성된 각각의 제1 및 제2 인버터 체인;상기 제1 인버터 체인의 출력 신호가 게이트로 인가되고 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터;상기 제2 인버터 체인의 출력 신호가 게이트로 인가되고 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터; 및상기 입력 포트와 두 인버터 체인의 사이에 배치되고, 상기 입력 신호를 증폭하여 상기 제1 및 제2 인버터 체인에 개별 인가하는 기준 인버터를 포함하고,상기 제1 및 제2 인버터 체인은, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 기 설정된 기준치보다 큰 제1 그룹의 인버터 및 상기 사이즈 비가 기준치보다 작은 제2 그룹의 인버터를 포함하는 M(M은 2 이상의 정수)개의 인버터가 상호 교번되는 형태로 캐스케이드 연결되되, 상기 제1 인버터 체인의 최후단 인버터는 상기 제1 그룹의 인버터, 상기 제2 인버터 체인의 최후단 인버터는 상기 제2 그룹의 인버터로 구성되며,상기 기준 인버터는 상기 기준치의 사이즈 비를 갖는 N형과 P형의 트랜지스터로 구성된 관통 전류 제어를 위한 인버터 체인 회로
|
| 2 |
2
삭제
|
| 3 |
3
입력 포트에서 제공된 입력 신호를 증폭 출력하고, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 기 설정된 기준치를 갖도록 구성된 기준 인버터가 복수의 단으로 형성된 인버터 체인;상기 인버터 체인의 출력 신호가 인가되며, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 상기 기준치보다 큰 제1 인버터;상기 인버터 체인의 출력 신호가 인가되며, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 상기 기준치보다 작은 큰 제2 인버터;상기 제1 인버터의 출력 신호가 게이트로 인가되고 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터; 및상기 제2 인버터의 출력 신호가 게이트로 인가되고 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터를 포함하는 관통 전류 제어를 위한 인버터 체인 회로
|
| 4 |
4
청구항 1 또는 청구항 3에 있어서,상기 제1 트랜지스터의 게이트로 인가되는 신호는 0
|
| 5 |
5
청구항 4에 있어서,상기 제1 및 제2 트랜지스터는 상기 기준치의 사이즈 비를 갖는 관통 전류 제어를 위한 인버터 체인 회로
|
| 6 |
6
입력 포트에서 제공된 입력 신호를 증폭 출력하고, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 기 설정된 기준치를 갖도록 구성된 기준 인버터가 복수의 단으로 형성된 인버터 체인단;상기 입력 신호를 증폭 출력하고 상기 기준 인버터가 한 단으로 형성된 인버터단;상기 인버터 체인단의 출력 신호가 게이트로 인가되고 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터; 및상기 인버터단의 출력 신호가 게이트로 인가되고 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터를 포함하는 관통 전류 제어를 위한 인버터 체인 회로
|
| 7 |
7
입력 포트에서 제공된 입력 신호를 증폭 출력하고, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 기 설정된 기준치를 갖도록 구성된 기준 인버터;상기 기준 인버터의 출력 신호가 인가되며, N형과 P형의 트랜지스터로 구성된 인버터가 복수의 단으로 형성된 인버터 체인;상기 인버터 체인의 출력 신호가 게이트로 인가되고 제1단이 제1 전원에 연결되며 제2단이 출력 포트에 연결된 P형의 제1 트랜지스터; 및상기 기준 인버터의 출력 신호가 게이트로 인가되고 제1단이 상기 제1 전원보다 낮은 제2 전원에 연결되며 제2단이 상기 출력 포트에 연결된 N형의 제2 트랜지스터를 포함하며,상기 인버터 체인은, N형 트랜지스터에 대한 P형 트랜지스터의 사이즈 비가 기 설정된 기준치보다 큰 제1 그룹의 인버터 및 상기 사이즈 비가 기준치보다 작은 제2 그룹의 인버터를 포함하는 M(M은 2 이상의 정수)개의 인버터가 상호 교번되는 형태로 캐스케이드 연결되되, 상기 인버터 체인의 최후단 인버터는 상기 제1 그룹의 인버터로 구성된 관통 전류 제어를 위한 인버터 체인 회로
|
| 8 |
8
청구항 7에 있어서,상기 제1 트랜지스터의 게이트로 인가되는 신호는 0
|
| 9 |
9
청구항 6 또는 청구항 8에 있어서,상기 제1 및 제2 트랜지스터는 상기 기준치의 사이즈 비를 갖는 관통 전류 제어를 위한 인버터 체인 회로
|
