요약 | 본 발명은 SAR ADC에 관한 것으로서 단일 입력신호를 샘플링 커패시터의 절반에 샘플링하여 상기 단일 입력신호 범위의 절반 크기의 신호를 처리하도록 레인지 스케일링을 수행하는 것을 특징함으로써, 프리앰프에서 전압여유부족이 발생하지 않으며, 전체 ADC에서는 전원전압 크기의 단일 입력신호 처리가 가능하다. |
---|---|
Int. CL | H03M 1/38 (2006.01) |
CPC | H03M 1/38(2013.01) H03M 1/38(2013.01) H03M 1/38(2013.01) H03M 1/38(2013.01) H03M 1/38(2013.01) |
출원번호/일자 | 1020120123624 (2012.11.02) |
출원인 | 서강대학교산학협력단 |
등록번호/일자 | 10-1435980-0000 (2014.08.25) |
공개번호/일자 | 10-2014-0057027 (2014.05.12) 문서열기 |
공고번호/일자 | (20140902) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2012.11.02) |
심사청구항수 | 9 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이승훈 | 대한민국 | 서울 용산구 |
2 | 남상필 | 대한민국 | 경북 포항시 남구 |
3 | 김용민 | 대한민국 | 인천 남동구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 서울특별시 마포구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.11.02 | 수리 (Accepted) | 1-1-2012-0901734-34 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.07.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2013.08.07 | 수리 (Accepted) | 9-1-2013-0062367-77 |
4 | 의견제출통지서 Notification of reason for refusal |
2013.12.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0881877-76 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.02.18 | 수리 (Accepted) | 1-1-2014-0155014-16 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.03.18 | 수리 (Accepted) | 1-1-2014-0257775-91 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.04.18 | 수리 (Accepted) | 1-1-2014-0369320-80 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.05.14 | 수리 (Accepted) | 1-1-2014-0451566-51 |
9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.05.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0451581-36 |
10 | 등록결정서 Decision to grant |
2014.08.12 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0547550-41 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
번호 | 청구항 |
---|---|
1 |
1 분리 가중치 커패시터에 의해 하위 비트를 결정하는 커패시터 열과, 상위 비트를 결정하는 커패시터 열의 2단계 구조로 분리되어 이루어지는 DAC;상기 DAC로부터 샘플링된 단일 입력신호와 외부로부터 입력받은 동상전압을 비교하는 비교기; 및상기 비교기의 출력신호를 디지털화하는 디지털 로직;을 포함하되,상기 DAC가 단일 입력신호를 샘플링 커패시터의 절반에 샘플링하여 상기 단일 입력신호 범위의 절반 크기의 신호를 처리하도록 레인지 스케일링을 수행하는 것을 특징으로 하는 SAR ADC |
2 |
2 제 1 항에 있어서,상기 샘플링 커패시터의 절반은 상기 샘플링 커패시터 중 가장 용량이 큰 커패시터인 것을 특징으로 하는 SAR ADC |
3 |
3 삭제 |
4 |
4 제 1 항에 있어서,상기 샘플링 커패시터의 2단계 구조는 상위비트 6비트와 하위비트 4비트로 형성하는 것을 특징으로 하는 SAR ADC |
5 |
5 제 1 항에 있어서,상기 커패시터에 의해 샘플링된 단일 입력신호를 동상전압과 직접 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 SAR ADC |
6 |
6 제 1 항에 있어서,비교기에 오프셋 제거 커패시터를 이용하여 오프셋을 제거하는 것을 특징으로 하는 SAR ADC |
7 |
7 제 6 항에 있어서,상기 비교기는 2단 프리앰프를 이용하고, 오프셋 제거 커패시터를 이용하여 상기 2단 프리앰프 중 첫 번째 단의 프리앰프에서 상기 오프셋을 제거하는 것을 특징으로 하는 SAR ADC |
8 |
8 제 1 항에 있어서,두 개의 단위 커패시터를 직렬로 연결하여 최하위 비트를 결정하는 커패시터로 이용하는 것을 특징으로 하는 SAR ADC |
9 |
9 제 1 항에 있어서,상기 SAR ADC는 시스템 온 칩으로 형성되는 것을 특징으로 하는 SAR ADC |
10 |
10 제 1 항 내지 제 2 항 및 제 4 항 내지 제 9 항 중 어느 한 항의 SAR ADC를 포함하는 디지털 비디오 출력장치 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 교육과학기술부 | 서강대학교 산학협력단 | 한국연구재단 일반연구자지원사업 | 선택적 SHA 기반의 저전력 12비트 100MS/s 급 0.13um CMOS ADC 연구 |
2 | 지식경제부 | 서강대학교 산학협력단 | 정보통신기술인력양성 | 아날로그IP설계기술 |
특허 등록번호 | 10-1435980-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20121102 출원 번호 : 1020120123624 공고 연월일 : 20140902 공고 번호 : 특허결정(심결)연월일 : 20140812 청구범위의 항수 : 9 유별 : H03M 1/38 발명의 명칭 : 레인지 스케일링을 이용한 SAR ADC 존속기간(예정)만료일 : 20190826 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
제 1 - 3 년분 | 금 액 | 198,000 원 | 2014년 08월 26일 | 납입 |
제 4 년분 | 금 액 | 166,600 원 | 2017년 08월 01일 | 납입 |
제 5 년분 | 금 액 | 119,000 원 | 2018년 07월 02일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2012.11.02 | 수리 (Accepted) | 1-1-2012-0901734-34 |
2 | 선행기술조사의뢰서 | 2013.07.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2013.08.07 | 수리 (Accepted) | 9-1-2013-0062367-77 |
4 | 의견제출통지서 | 2013.12.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0881877-76 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.02.18 | 수리 (Accepted) | 1-1-2014-0155014-16 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.03.18 | 수리 (Accepted) | 1-1-2014-0257775-91 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.04.18 | 수리 (Accepted) | 1-1-2014-0369320-80 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.05.14 | 수리 (Accepted) | 1-1-2014-0451566-51 |
9 | [명세서등 보정]보정서 | 2014.05.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0451581-36 |
10 | 등록결정서 | 2014.08.12 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0547550-41 |
11 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
12 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
기술번호 | KST2015000935 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 서강대학교 |
기술명 | 레인지 스케일링을 이용한 SAR ADC |
기술개요 |
본 발명은 SAR ADC에 관한 것으로서 단일 입력신호를 샘플링 커패시터의 절반에 샘플링하여 상기 단일 입력신호 범위의 절반 크기의 신호를 처리하도록 레인지 스케일링을 수행하는 것을 특징함으로써, 프리앰프에서 전압여유부족이 발생하지 않으며, 전체 ADC에서는 전원전압 크기의 단일 입력신호 처리가 가능하다. |
개발상태 | 기술개발완료 |
기술의 우수성 | |
응용분야 | ADC |
시장규모 및 동향 | |
희망거래유형 | 기술매매,라이센스,기술협력,기술지도, |
사업화적용실적 | |
도입시고려사항 |
과제고유번호 | 1345174529 |
---|---|
세부과제번호 | 2010-0007618 |
연구과제명 | 선택적 SHA 기반의 저전력 12비트 100MS/s급 0.13um CMOS ADC 연구 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 서강대학교 산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201005~201304 |
기여율 | 0.5 |
연구개발단계명 | 개발연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1415123314 |
---|---|
세부과제번호 | H0301-12-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
연구주관기관명 | 서강대학교산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
[1020120138825] | ESD 보호회로 | 새창보기 |
---|---|---|
[1020120131674] | 다상 스위칭 기반의 Class-D 출력단 회로 | 새창보기 |
[1020120129957] | 이중채널 SAR 및 플래쉬 ADC를 이용한 하이브리드 파이프라인 ADC | 새창보기 |
[1020120128877] | ESD 보호회로 | 새창보기 |
[1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
[1020120123502] | 전력 MOSFET 및 이의 제조 방법 | 새창보기 |
[1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
[1020120114380] | ESD 보호회로 | 새창보기 |
[1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
[1020120110439] | ESD 보호회로 | 새창보기 |
[1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
[1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
[1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ADC 및 이를 이용한 아날로그-디지털 변환 방법 | 새창보기 |
[1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
[1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
[1020120006518] | 정전식 터치센서 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020110056421] | CDS를 이용한 ADC 및 이를 이용한 AD 변환방법 | 새창보기 |
[1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
[1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
[1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[1020100079077] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[1020100075309] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
[1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
[1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[1020100027825] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
[1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
[1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
[KST2019025598][서강대학교] | 이중채널 비동기 파이프라인 SAR ADC | 새창보기 |
---|---|---|
[KST2020002645][서강대학교] | 분리된 DAC에 기반한 스위칭을 이용하는 아날로그 디지털 컨버터 | 새창보기 |
[KST2022015929][서강대학교] | 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기 | 새창보기 |
[KST2016011991][서강대학교] | 2차 노이즈 쉐이핑 기법을 적용한 SAR ADC(2nd-order noise-shaping Successive Approximation Register Analog to Digital Converter) | 새창보기 |
[KST2016013015][서강대학교] | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC(Time interleaved pipeline SAR ADC for minimizing channel offset mismatch) | 새창보기 |
[KST2019025623][서강대학교] | 메모리 커패시터를 사용하지 않는 이미지 센서용 2 단 싱글 슬로프 아날로그-디지털 컨버터 | 새창보기 |
[KST2015187973][서강대학교] | 파이프라인 ADC | 새창보기 |
[KST2015000994][서강대학교] | 이중채널 SAR 및 플래쉬 ADC를 이용한 하이브리드 파이프라인 ADC | 새창보기 |
[KST2015187889][서강대학교] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[KST2018015023][서강대학교] | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | 새창보기 |
[KST2019025684][서강대학교] | 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터 | 새창보기 |
심판사항 정보가 없습니다 |
---|