맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

전력 ＭＯＳＦＥＴ 및 이의 제조 방법

  • 기술번호 : KST2015000937
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전력 MOSFET(power Metal-Oxide-Semiconductor Field Effect Transistor)에 관한 것으로, 보다 상세하게는 트렌치 전력 MOSFET(Trench power MOSFET)의 스위칭 성능(switching characteristic)을 개선시킨 전력 MOSFET에 관한 것이다.개시되는 전력 MOSFET은 트렌치 전력 MOSFET의 게이트 전극이 형성되는 트렌치의 일부 영역에만 상기 전극으로 사용될 물질을 증착(deposition)시켜 스위칭 성능의 개선을 이룩한다.본 발명에 의한 트렌치 전력 MOSFET은 게이트 전극으로 사용되는 물질의 두께(단면적)를 단지 얇게(작게) 하는 것만으로 밀러 전하를 감소시켜 스위칭 특성을 개선할 수 있다. 아울러 전극 물질이 증착되지 않는 트렌치의 잔여 영역은 소자의 동작에 전혀 영향을 미치지 아니하는 영역으로서 추가적인 애플리케이션의 활용을 가능하게 하여 소자의 활용성을 향상시킬 수 있는 이점도 부수적으로 제공한다. 아울러 스위칭 특성의 개선을 의도하는 기존의 여러 trench gate MOSFET와는 달리 복잡하고 난해한 공정의 추가가 요구되지 아니하며, 따라서 스위칭 특성의 개선을 의도하는 기존의 여러 trench gate MOSFET에 비해 제조 공정에 소요되는 시간 및 비용의 개선도 도모할 수 있다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/7813(2013.01) H01L 29/7813(2013.01) H01L 29/7813(2013.01)
출원번호/일자 1020120123502 (2012.11.02)
출원인 서강대학교산학협력단
등록번호/일자
공개번호/일자 10-2014-0056971 (2014.05.12) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.11.02)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김광수 대한민국 대전 유성구
2 조두형 대한민국 경기 광주시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인충현 대한민국 서울특별시 서초구 동산로 **, *층(양재동, 베델회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.11.02 수리 (Accepted) 1-1-2012-0900903-86
2 선행기술조사의뢰서
Request for Prior Art Search		 2013.08.20 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2013.10.10 수리 (Accepted) 9-1-2013-0077712-77
4 의견제출통지서
Notification of reason for refusal		 2013.10.25 발송처리완료 (Completion of Transmission) 9-5-2013-0734811-60
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2013.12.26 수리 (Accepted) 1-1-2013-1187071-81
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2014.01.23 수리 (Accepted) 1-1-2014-0069179-89
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2014.02.24 수리 (Accepted) 1-1-2014-0176206-12
8 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2014.03.24 수리 (Accepted) 1-1-2014-0277606-52
9 지정기간연장관련안내서
Notification for Extension of Designated Period		 2014.03.26 발송처리완료 (Completion of Transmission) 1-5-2014-0051539-40
10 거절결정서
Decision to Refuse a Patent		 2014.07.31 발송처리완료 (Completion of Transmission) 9-5-2014-0526662-19
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.01.11 수리 (Accepted) 4-1-2017-5005781-67
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.01.22 수리 (Accepted) 4-1-2019-5014626-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
트렌치 전력 MOSFET(Trench power Metal Oxide Semiconductor Field Effect Transistor)의 게이트 전극이 형성되는 트렌치의 일부 영역에만 상기 전극으로 사용될 물질이 증착(deposition)된 것을 특징으로 하는 전력 MOSFET
2 2
제 1 항에 있어서,상기 증착은 상기 MOSFET의 산화물 층(oxide layer)에 접촉시켜 이루어지는 것을 특징으로 하는 전력 MOSFET
3 3
제 1 항에 있어서,상기 트렌치의 기저(bottom)에는 상기 물질의 증착이 이루어지지 않는 것을 특징으로 하는 전력 MOSFET
4 4
제 2 항에 있어서,상기 물질의 두께는 상기 산화물 층의 두께와 동일한 것을 특징으로 하는 전력 MOSFET
5 5
제 1 항에 있어서,상기 트렌치의 잔부 영역에는 절연체가 증착되는 것을 특징으로 하는 전력 MOSFET
6 6
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 물질은 폴리실리콘(Poly-Si)인 것을 특징으로 하는 전력 MOSFET
7 7
(a)트렌치 전력 MOSFET(Trench power Metal Oxide Semiconductor Field Effect Transistor)의 에피텍셜 층(epitaxial layer)을 에칭(etching)하여 게이트 전극이 형성될 트렌치를 형성시키는 단계;(b)상기 트렌치의 표면에 산화물 층(oxide layer)을 형성시키는 단계; 및(c)상기 산화물 층 위에 상기 게이트 전극으로 사용될 물질을 증착시키되, 상기 트렌치의 일부 영역에만 상기 물질을 증착시키는 단계를 포함하는 것을 특징으로 하는 전력 MOSFET의 제조 방법
8 8
제 7 항에 있어서,(d)상기 트렌치의 잔부 영역에 절연체를 증착시키는 단계를 더 포함하는 것을 특징으로 하는 전력 MOSFET의 제조 방법
9 9
제 7 항에 있어서,상기 (a)단계는 RIE(Reactive Ion Etching) 공정을 이용해 상기 에피텍셜 층을 수직 에칭(vertical etching)하여 이루어지는 것을 특징으로 하는 전력 MOSFET의 제조 방법
10 10
제 7 항에 있어서,상기 (c)단계에 의한 증착은 상기 트렌치의 기저(bottom)에는 이루어지지 않는 것을 특징으로 하는 전력 MOSFET의 제조 방법
11 11
제 7 항에 있어서,상기 (c)단계에 의해 증착되는 상기 물질의 두께는 상기 산화물 층의 두께와 같게 하는 것을 특징으로 하는 전력 MOSFET의 제조 방법
12 12
제 7 항 내지 제 11 항 중 어느 한 항에 있어서,상기 물질은 폴리실리콘(Poly-Si)인 것을 특징으로 하는 전력 MOSFET의 제조 방법
13 13
제 12 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 정보통신산업진흥원 없음 차세대 융복합 시스템용 아날로그IP 핵심 설계 기술 개발(3차년도)
2 지식경제부 서강대학교산학협력단 정보통신기술인력양성 아날로그IP설계기술