1 |
1
전류가 도통하도록 구비되는 상, 하부 전극과, 상기 상, 하부 전극 간에 절연을 위한 절연층을 중심으로 상, 하부면에 각각 증착되는 자성강층인 고정층 및 자유층을 포함하는 자기터널접합 소자;및상기 상부 전극과 소스단이 연결되는 제1 전류 구동부 및 상기 제1 전류 구동부와 드레인단이 서로 연결되는 제2 전류 구동부 및 상기 하부 전극과 드레인단이 연결되는 제3 전류 구동부 및 상기 제3 전류 구동부와 소스단이 서로 연결되는 제4 전류 구동부를 포함하는 전류 제어 회로;로 이루어지는 자기 메모리 셀
|
2 |
2
청구항 1에 있어서,상기 고정층의 자화 방향은 고정된 것을 특징으로 하는 자기 메모리 셀
|
3 |
3
청구항 1에 있어서,상기 전류 제어 회로의 게이트에 입력되는 신호를 변화시켜 논리 레벨을 형성시키는 것을 특징으로 하는 자기 메모리 셀
|
4 |
4
청구항 1에 있어서,상기 자기터널접합 소자에 인가된 전류가 상기 상부 전극에서 하부 전극으로 흐르는 경우에는 상기 자유층의 자화 방향이 상기 고정층의 자화 방향과 동일한 것을 특징으로 하는 자기 메모리 셀
|
5 |
5
청구항 4에 있어서,상기 자유층 및 고정층의 자화 방향이 동일한 경우에는 자기터널접합 소자의 자기 저항이 '0'의 논리 레벨을 가지는 것을 특징으로 하는 자기 메모리 셀
|
6 |
6
청구항 1에 있어서,상기 자기터널접합 소자에 인가된 전류가 상기 하부 전극에서 상부 전극으로 흐르는 경우에는 상기 자유층의 자화 방향이 고정층의 자화 방향과 반대인 것을 특징으로 하는 자기 메모리 셀
|
7 |
7
청구항 6에 있어서,상기 자유층 및 고정층의 자화 방향이 반대인 경우에는 자기터널접합 소자의 저항이 '1'의 논리 레벨을 가지는 것을 특징으로 하는 자기 메모리 셀
|
8 |
8
청구항 1에 있어서,상기 전류 제어 회로는 상기 상, 하부 전극 간을 통과하는 전류의 흐름을 제어하고, 입력된 논리 레벨에 따라 상기 자유층의 자화방향을 변경하는 것을 특징으로 하는 자기 메모리 셀
|
9 |
9
청구항 1에 있어서,상기 제1 내지 제4 전류 구동부는 병렬로 연결된 3 개의 MOSFET을 포함하는 것을 특징으로 하는 자기 메모리 셀
|
10 |
10
청구항 9에 있어서,상기 제1 전류 구동부의 소스단과 제4 전류 구동부의 드레인단이 연결되고, 상기 제2 전류 구동부의 소스단과 제3 전류 구동부의 드레인단이 연결된 것을 특징으로 하는 자기 메모리 셀
|
11 |
11
청구항 1에 있어서,상기 제1 전류 구동부와 제2 전류 구동부가 연결되는 노드에 일단이 연결되는 제1 인에이블 MOSFET;상기 제3 전류 구동부와 제4 전류 구동부가 연결되는 노드에 일단이 연결되는 제2 인에이블 MOSFET;을 더 포함하는 것을 특징으로 하는 자기 메모리 셀
|
12 |
12
청구항 1에 있어서,각 전류 구동부는제1 논리 입력 신호가 게이트에 인가되는 제1 MOSFET;제2 논리 입력 신호가 게이트에 인가되는 제2 MOSFET;제3 논리 입력 신호가 게이트에 인가되는 제3 MOSFET;을 포함하는 것을 특징으로 하는 자기 메모리 셀
|
13 |
13
청구항 12에 있어서,상기 제1 전류 구동부를 구성하는 MOSFET의 각 게이트에 인가되는 신호와 제3 전류 구동부를 구성하는 MOSFET의 각 게이트에 인가되는 신호는 동일하고, 제2 전류 구동부를 구성하는 MOSFET의 각 게이트에 인가되는 신호와 제4 전류 구동부를 구성하는 MOSFET의 각 게이트에 인가되는 신호는 동일하되, 제1 전류 구동부와 제2 전류 구동부에 인가되는 신호는 서로 인버팅된 것을 특징으로 하는 자기 메모리 셀
|
14 |
14
청구항 13에 있어서,상기 각 전류 구동부를 구성하는 제3 MOSFET의 게이트에 인가되는 제3 논리 입력 신호에 따라 자기터널접합소자가 AND, OR, NAND, NOR 회로로 동작하는 것을 특징으로 하는 자기 메모리 셀
|
15 |
15
청구항 14항에 있어서,상기 제1 전류 구동부에 입력되는 상기 제3 입력 신호의 논리 레벨이 '1' 이면, 제1 입력 신호 및 제2 입력 신호의 논리 레벨에 따라 자기터널접합소자가 AND 회로로 동작하는 것을 특징으로 하는 자기 메모리 셀
|
16 |
16
청구항 14항에 있어서,상기 제1 전류 구동부에 입력되는 상기 제3 입력 신호의 논리 레벨이 '0' 이면, 제1 입력 신호 및 제2 입력 신호의 논리 레벨에 따라 자기터널접합소자가 OR 회로로 동작하는 것을 특징으로 하는 자기 메모리 셀
|
17 |
17
청구항 14항에 있어서,상기 제1 전류 구동부의 각 MOSFET의 게이트에 입력되는 신호가 반전되지 않은 신호이고, 상기 제1 전류 구동부에 입력되는 상기 제3 입력 신호의 논리 레벨이 '0' 이면, 제1 입력 신호 및 제2 입력 신호의 논리 레벨에 따라 자기터널접합소자가 NAND 회로로 동작하는 것을 특징으로 하는 자기 메모리 셀
|
18 |
18
청구항 14항에 있어서,상기 제1 전류 구동부의 각 MOSFET의 게이트에 입력되는 신호가 반전되지 않은 신호이고, 상기 제1 전류 구동부에 입력되는 제3 입력 신호의 논리 레벨이 '1'이면, 제1 입력 신호 및 제2 입력 신호의 논리 레벨에 따라 자기터널접합소자가 NOR 회로로 동작하는 것을 특징으로 하는 자기 메모리 셀
|