맞춤기술찾기

이전대상기술

반전 입력을 내장한 CMOS 앤드-오아-인버터 회로

  • 기술번호 : KST2015001789
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시예는 반전 입력을 내장한 CMOS의 AND-OR 인버터 회로 구성에 관한 것이다. AND-OR 인버터 회로에 있어서, 여섯 개의 MOSFET을 포함하며, 제1 입력 신호와 제2 입력 신호, 그리고 제3 입력 신호를 입력으로 받고, 제2 입력 신호가 높은 전압과 연결되는 위치에 NMOS FET을 구성하고, 제2 입력 신호가 낮은 전압과 연결되는 위치에 PMOS FET을 구성하는 것을 특징으로 하는 AND-OR 인버터 회로가 제공될 수 있다.
Int. CL H03K 19/20 (2006.01)
CPC H03K 19/20(2013.01) H03K 19/20(2013.01) H03K 19/20(2013.01)
출원번호/일자 1020130020941 (2013.02.27)
출원인 인하대학교 산학협력단
등록번호/일자 10-1454536-0000 (2014.10.17)
공개번호/일자 10-2014-0106830 (2014.09.04) 문서열기
공고번호/일자 (20141023) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.02.27)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 대한민국 인천광역시 미추홀구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤광섭 대한민국 인천 연수구
2 윌커슨벤자민 미국 경기도 의왕시 내

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 인천광역시 미추홀구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.02.27 수리 (Accepted) 1-1-2013-0174932-59
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2013.05.16 수리 (Accepted) 1-1-2013-0434981-18
3 선행기술조사의뢰서
Request for Prior Art Search
2014.02.06 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2014.03.10 수리 (Accepted) 9-1-2014-0018472-21
5 의견제출통지서
Notification of reason for refusal
2014.03.13 발송처리완료 (Completion of Transmission) 9-5-2014-0179609-69
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2014.05.13 수리 (Accepted) 1-1-2014-0446389-58
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.06.05 수리 (Accepted) 1-1-2014-0529101-07
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.06.05 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0529103-98
9 등록결정서
Decision to grant
2014.10.14 발송처리완료 (Completion of Transmission) 9-5-2014-0700749-20
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.07.22 수리 (Accepted) 4-1-2015-5098802-16
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.09.05 수리 (Accepted) 4-1-2016-5127132-49
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.03.02 수리 (Accepted) 4-1-2018-5036549-31
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.12.27 수리 (Accepted) 4-1-2018-5266647-91
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반전 입력을 내장하는 AND-OR 인버터 회로에 있어서,여섯 개의 MOSFET을 포함하며,제1 입력 신호와 제2 입력 신호, 그리고 제3 입력 신호를 입력으로 받고,상기 여섯 개의 MOSFET는,게이트 단자가 상기 제3 입력 신호의 입력단과 연결되고 드레인 단자가 드레인 전압(Vdd)과 연결되는 제1 N-MOSFET;게이트 단자가 상기 제2 입력 신호의 입력단과 연결되고 드레인 단자가 상기 제1 N-MOSFET의 소스 단자와 연결되는 제1 P-MOSFET;게이트 단자가 상기 제2 입력 신호의 입력단과 연결되고 드레인 단자가 상기 제1 P-MOSFET의 소스 단자와 연결되는 제2 N-MOSFET;게이트 단자가 상기 제1 입력 신호의 입력단과 연결되고 드레인 단자가 상기 제2 N-MOSFET의 소스 단자와 연결되며 소스 단자가 소스 전압(Vss)과 연결되는 제2 P-MOSFET;게이트 단자가 상기 제1 입력 신호의 입력단과 연결되고 드레인 단자가 상기 제1 N-MOSFET의 소스 단자와 상기 제1 P-MOSFET의 드레인 단자가 연결된 연결단과 연결되며 소스 단자가 신호 출력단과 연결되는 제3 N-MOSFET;게이트 단자가 상기 제3 입력 신호의 입력단과 연결되고 드레인 단자가 상기 신호 출력단과 연결되며 소스 단자가 상기 소스 전압(Vss)과 연결되는 제3 P-MOSFET를 포함하고,상기 제1 P-MOSFET의 소스 단자와 상기 제2 P-MOSFET의 드레인 단자가 연결된 연결단이 상기 신호 출력단과 연결되는 것을 특징으로 하는 AND-OR 인버터 회로
2 2
제1항에 있어서,상기 제1 입력 신호와 상기 제2 입력 신호의 반전 신호를 입력으로 하는 AND 게이트와 상기 AND 게이트의 출력 신호와 상기 제3 입력 신호를 입력으로 하는 NOR 게이트를 포함하는 구성의 회로 동작과 동일하게 동작하는 것을 특징으로 하는 AND-OR 인버터 회로
3 3
제1항에 있어서,상기 AND-OR 인버터 회로는 상기 제1 P-MOSFET과 상기 제2 P-MOSFET 및 상기 제3 P-MOSFET, 그리고 상기 제1 N-MOSFET과 상기 제2 N-MOSFET 및 상기 제3 N-MOSFET을 포함하며, 하기의 진리표를 가지는 것을 특징으로 하는 AND-OR 인버터 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 인하대학교 산학협력단 중점연구소 지원사업 그린 생체모방형 임플란터블 전자칩 및 U-생체정보처리 플랫폼 융합기술개발
2 지식경제부 서울시립대학교 산학협력단 대학 IT 연구센터 육성지원사업 정보기기용 시스템반도체 핵심 설계 기술 개발 및 인력 양성