| 1 |
1
기판상기 기판 상에 형성된 게이트 전극상기 게이트 전극 상에 구비된 게이트 절연막상기 게이트 절연막 상에 구비된 채널층상기 채널층의 일단을 덮는 제1 전극상기 채널층의 타단을 덮는 제2 전극 및 상기 제1 및 제2 전극 사이의 상기 채널층을 덮는 보호층을 포함하고,상기 채널층은 인듐-리치(In-rich) 금속 산화물층인 박막 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 보호층은 단일층 또는 다층인 박막 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 보호층은 적어도 알루미늄 산화물을 포함하는 박막 트랜지스터
|
| 4 |
4
제 2 항에 있어서,상기 보호층이 다층일 때, 상기 보호층은 알루미늄 산화물/실리콘 산화물의 적층 구성을 갖는 박막 트랜지스터
|
| 5 |
5
제 2 항에 있어서,상기 보호층이 다층일 때, 상기 보호층은 알루미늄 산화물/실리콘 질화물의 적층 구성을 갖는 박막 트랜지스터
|
| 6 |
6
제 1 항에 있어서,상기 채널층의 인듐 함량은 40% 이상인 박막 트랜지스터
|
| 7 |
7
제 1 항에 있어서,상기 인듐-리치 금속 산화물층은 IZO층, ITO층, IGO층, IGZO층 및 IZTO층 중 어느 하나인 박막 트랜지스터
|
| 8 |
8
기판상기 기판 상에 형성된 채널층상기 채널층 상에 이격되게 형성된 소스 및 드레인 전극상기 소스 및 드레인 전극 사이의 상기 채널층 상에 형성된 게이트 절연막상기 게이트 절연막 상에 형성된 게이트 전극을 포함하고,상기 채널층은 인듐-리치(In-rich) 금속 산화물층인 박막 트랜지스터
|
| 9 |
9
제 8 항에 있어서,상기 게이트 절연막은 상기 채널층의 보호막으로써, 단일층 또는 다층인 박막 트랜지스터
|
| 10 |
10
제 8 항에 있어서,상기 게이트 절연막은 적어도 알루미늄 산화물을 포함하는 박막 트랜지스터
|
| 11 |
11
제 9 항에 있어서,상기 게이트 절연막이 다층일 때, 상기 게이트 절연막은 알루미늄 산화물/실리콘 산화물의 적층 구성을 갖는 박막 트랜지스터
|
| 12 |
12
제 9 항에 있어서,상기 게이트 절연막이 다층일 때, 상기 게이트 절연막은 알루미늄 산화물/실리콘 질화물의 적층 구성을 갖는 박막 트랜지스터
|
| 13 |
13
제 8 항에 있어서,상기 채널층의 인듐 함량은 40% 이상인 박막 트랜지스터
|
| 14 |
14
제 8 항에 있어서,상기 인듐-리치 금속 산화물층은 IZO층, ITO층, IGO층, IGZO층 및 IZTO층 중 어느 하나인 박막 트랜지스터
|
| 15 |
15
제 8 항에 있어서,상기 소스 및 드레인 전극은 상기 게이트 절연막 상으로 확장된 박막 트랜지스터
|
| 16 |
16
제 8 항에 있어서,상기 게이트 절연막 상에 상기 게이트 전극을 덮는 층간 절연층이 더 구비되어 있고, 상기 소스 및 드레인 전극은 상기 층간 절연층 상으로 확장된 박막 트랜지스터
|
| 17 |
17
기판 상에 게이트 전극을 형성하는 단계상기 게이트 전극의 일면을 덮는 게이트 절연막을 형성하는 단계상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 마주하는 채널층을 형성하는 단계상기 채널층의 양쪽에 각각 접촉되는 소스 및 드레인 전극을 형성하는 단계를 포함하고,상기 채널층은 인듐-리치 금속 산화물로 형성하는 박막 트랜지스터의 제조방법
|
| 18 |
18
제 17 항에 있어서,상기 게이트 전극은 상기 게이트 절연막 아래에 형성하고,상기 소스 및 드레인 전극 사이의 상기 채널층 상에 보호층을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조방법
|
| 19 |
19
제 17 항에 있어서,상기 게이트 전극은 상기 게이트 절연막 상에 형성되는 박막 트랜지스터의 제조방법
|
| 20 |
20
제 17 항에 있어서,상기 채널층의 인듐 함량은 40% 이상인 박막 트랜지스터의 제조방법
|
| 21 |
21
제 17 항에 있어서,상기 인듐-리치 금속 산화물층은 IZO층, ITO층, IGO층, IGZO층 및 IZTO층 중 어느 하나인 박막 트랜지스터의 제조방법
|
| 22 |
22
제 19 항에 있어서,상기 게이트 절연막 상에 상기 게이트 전극을 덮는 층간 절연층을 형성하는 단계상기 층간 절연층 및 상기 게이트 절연막을 관통하고, 상기 채널층을 노출시키는 비어홀을 형성하는 단계 및상기 층간 절연층 상에 상기 비어홀을 채우는 상기 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조방법
|
| 23 |
23
제 19 항에 있어서,상기 채널층의 양쪽에 각각 접촉되는 소스 및 드레인 전극을 형성하는 단계는,상기 채널층 상에 상기 게이트 절연막을 형성하는 단계상기 게이트 절연막에 상기 채널층이 노출되는 비어홀을 형성하는 단계 및상기 게이트 절연막 상에 상기 비어홀을 채우는 상기 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법
|
| 24 |
24
제 18 항에 있어서,상기 보호층은 적어도 알루미늄 산화막을 포함하고, 단일층 또는 다층으로 형성하는 박막 트랜지스터의 제조방법
|
| 25 |
25
제 19 항에 있어서,상기 게이트 절연막은 상기 채널층의 보호막으로써, 적어도 알루미늄 산화막을 포함하고, 단일층 또는 다층으로 형성하는 박막 트랜지스터의 제조방법
|
| 26 |
26
제 23 항에 있어서,상기 소스 및 드레인 전극 사이의 상기 게이트 절연막 상에 상기 게이트 전극을 형성하는 박막 트랜지스터의 제조방법
|
| 27 |
27
제 24 항 또는 제 25 항에 있어서,상기 다층은 알루미늄 산화물/실리콘 산화물의 적층 구성을 갖는 박막 트랜지스터의 제조방법
|
| 28 |
28
제 24 항 또는 제 25 항에 있어서,상기 다층은 알루미늄 산화물/실리콘 질화물의 적층 구성을 갖는 박막 트랜지스터의 제조방법
|
| 29 |
29
제 18 항에 있어서,상기 보호층을 형성하기 전 또는 후에 상기 채널층을 산소 고압 열처리하는 단계를 더 포함하는 박막 트랜지스터의 제조방법
|
| 30 |
30
제 19 항에 있어서,상기 게이트 절연막을 형성하기 전 또는 후에 상기 채널층을 산소 고압 열처리하는 단계를 더 포함하는 박막 트랜지스터의 제조방법
|
