| 1 |
1
반도체 기판 위에 템플레이트 에피층을 성장시키는 제 1 단계와;상기 제 1 단계 후 템플레이트를 성장시키는 제 2 단계와;상기 제 2 단계 후 자기정렬된 에피층을 증착시키는 제 3 단계와;상기 제 3 단계 후 CMP된 표면을 형성하는 제 4 단계와;상기 제 4 단계 후 상기 템플레이트를 제거하고, 산화막을 성장시키는 제 5 단계와;상기 제 5 단계 후 게이트 박막을 증착시키는 제 6 단계와;상기 제 6 단계 후 게이트 패턴을 형성하고, 절연막으로 패시베이션하는 제 7 단계;를 포함하여 수행하여 MOS 반도체 소자구조를 제조하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 2 |
2
청구항 1에 있어서, 상기 제 3 단계는,실리콘의 가스 소스로 실레인(SiH4), 다이실레인(Si2H6) 및 다이클로로실레인(SiCl2H2) 가스 중에서 선택된 적어도 하나 이상의 가스를 주요 반응가스로 이용하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 3 |
3
청구항 1에 있어서, 상기 제 3 단계는,불순물의 도핑시 AsH3, PH3, 및 B2H6 중에서 선택된 하나 이상의 가스를 수소가스 또는 헬륨가스에 희석하여 사용하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 4 |
4
청구항 1에 있어서, 상기 제 5 단계는,상기 템플레이트의 격자상수에 따라 채널층의 응력상태가 조절되도록 상기 템플레이트의 제거 두께를 조절하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 5 |
5
청구항 1에 있어서, 상기 제 6 단계는,상기 게이트 박막에 고농도의 불순물을 in-situ로 도핑하여 IDP층을 증착하여 상기 게이트 박막이 저항이 낮게 조절되도록 하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 6 |
6
반도체 기판 위에 템플레이트 에피층을 성장시키는 제 11 단계와;상기 제 11 단계 후 템플레이트를 성장시키는 제 12 단계와;상기 제 12 단계 후 희생 산화막을 형성하고, P-well과 N-well의 이온주입을 수행하는 제 13 단계와;상기 제 13 단계 후 상기 희생 산화막을 제거하고, 자기정렬된 에피층을 증착시키는 제 14 단계와;상기 제 14 단계 후 CMP 표면을 제거하는 제 15단계와;상기 제 15 단계 후 상기 템플레이트를 제거하고, 희생 산화막을 성장시키는 제 16 단계와;상기 제 16 단계 후 PMOS Body 접합용 이온주입과 NMOS Body 접합용 이온주입을 수행하는 제 17 단계와;상기 제 17 단계 후 상기 희생 산화막을 제거하고, 게이트 산화막을 성장시키며, 게이트 박막을 증착시키는 제 18 단계와;상기 제 18 단계 후 PMOS 게이트와 NMOS 게이트를 형성하는 제 19 단계와;상기 제 19 단계 후 PMOS Body 접합과 NMOS Body 접합을 형성하는 제 20 단계와;상기 제 20 단계 후 절연막을 증착시키는 제 21 단계;를 포함하여 수행하여 CMOS 반도체 소자구조를 제조하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 7 |
7
청구항 6에 있어서, 상기 제 13 단계는,상기 희생 산화막에 두꺼운 절연막을 증착하는 것을 포함하여 수행하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 8 |
8
청구항 6에 있어서, 상기 제 16 단계는,상기 템플레이트의 격자상수에 따라 채널층의 응력상태가 조절되도록 상기 템플레이트의 제거 두께를 조절하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 9 |
9
청구항 6에 있어서, 상기 제 18 단계는,상기 게이트 박막에 고농도의 불순물을 in-situ로 도핑하여 IDP층을 증착하여 상기 게이트 박막이 저항이 낮게 조절되도록 하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 10 |
10
반도체 기판 위에 산화막과 SOI를 형성하는 제 31 단계와;상기 제 31 단계 후 상기 반도체 기판 위에 템플레이트 에피층을 성장시키는 제 32 단계와;상기 제 32 단계 후 템플레이트를 성장시키는 제 33 단계와;상기 제 33 단계 후 희생 산화막을 형성하고, P-well과 N-well의 이온주입을 수행하는 제 34 단계와;상기 제 34 단계 후 상기 희생 산화막을 제거하고, 자기정렬된 에피층을 증착시키는 제 35 단계와;상기 제 35 단계 후 CMP 표면을 제거하는 제 36 단계와;상기 제 36 단계 후 상기 템플레이트를 제거하고, 희생 산화막을 성장시키는 제 37 단계와;상기 제 37 단계 후 PMOS Body 접합용 이온주입과 NMOS Body 접합용 이온주입을 수행하는 제 38 단계와;상기 제 38 단계 후 상기 희생 산화막을 제거하고, 게이트 산화막을 성장시키며, 게이트 박막을 증착시키는 제 39 단계와;상기 제 39 단계 후 PMOS 게이트와 NMOS 게이트를 형성하는 제 40 단계와;상기 제 40 단계 후 PMOS Body 접합과 NMOS Body 접합을 형성하는 제 41 단계와;상기 제 41 단계 후 소자격리 산화막을 성장시키는 제 42 단계와;상기 제 42 단계 후 절연막을 증착시키는 제 43 단계;를 포함하여 수행하여 SOI-CMOS 반도체 소자구조를 제조하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 11 |
11
청구항 10에 있어서, 상기 제 34 단계는,상기 희생 산화막에 두꺼운 절연막을 증착하는 것을 포함하여 수행하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 12 |
12
청구항 10에 있어서, 상기 제 37 단계는,상기 템플레이트의 격자상수에 따라 채널층의 응력상태가 조절되도록 상기 템플레이트의 제거 두께를 조절하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 13 |
13
청구항 10에 있어서, 상기 제 39 단계는,상기 게이트 박막에 고농도의 불순물을 in-situ로 도핑하여 IDP층을 증착하여 상기 게이트 박막이 저항이 낮게 조절되도록 하는 것을 특징으로 하는 자기정렬 에피성장층을 채널로 이용하는 반도체 소자구조의 제조방법
|
| 14 |
14
삭제
|
