| 1 |
1
SiGe 반도체 소자 구조에 있어서,기판을 콜렉터 전극으로 사용하며, 상기 기판과 금속배선의 정전용량을 줄이도록 언도프트 Si(undoped-Si)층을 이용하여 서브-콜렉터를 형성시키고, 프론트-배리어 SiGe층을 베이스에 삽입시켜 구성된 것을 특징으로 하는 SiGe 반도체 소자 구조
|
| 2 |
2
청구항 1에 있어서, 상기 서브-콜렉터는,상기 기판의 상부면에 적층되는 제 1 서브-콜렉터와,상기 제 1 서브-콜렉터의 상부면에 적층되는 제 2 서브-콜렉터로 구성되는 것을 특징으로 하는 SiGe 반도체 소자 구조
|
| 3 |
3
청구항 1 또는 청구항 2에 있어서, 상기 프론트-배리어 SiGe층은,에미터-베이스 접합이 형성되는 부위에 위치시키는 것을 특징으로 하는 SiGe 반도체 소자 구조
|
| 4 |
4
언도프트 Si(undoped-Si) 에피층에 서브-콜렉터(sub-collector)를 반복하여 성장시키는 제 1 공정과;상기 제 1 공정 후 프론트-배리어(front-barrier)를 SiGe베이스층에 삽입하는 제 2 공정;을 포함하여 구성된 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
| 5 |
5
청구항 4에 있어서, 상기 제 1 공정은,상기 서브-콜렉터(sub-collector)의 형성에 언도프트 Si(undoped-Si)층을 에피성장하고, 불순물을 이온주입하며, 하부와 상부에 다단계로 서브-콜렉터를 형성하되,상기 서브-콜렉터는 상기 기판의 상부면에 적층되는 제 1 서브-콜렉터와,상기 제 1 서브-콜렉터의 상부면에 적층되는 제 2 서브-콜렉터로 구성되는 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
| 6 |
6
청구항 4에 있어서, 상기 제 1 공정은,실리콘 기판에 언도프트 Si(undoped-Si) 에피층을 성장시키고, 산화막을 형성시키는 제 11 공정과;상기 제 11 공정 후 패턴을 형성하고, n-형 불순물을 이온 주입하는 제 12 공정과;상기 제 12 공정 후 드라이브-인 열처리로 제 1 서브-콜렉터를 형성시키는 제 13 공정과;상기 제 13 공정 후 언도프트 Si(undoped-Si) 에피층을 성장시키는 제 14 공정과;상기 제 14 공정 후 산화막을 형성시키고, n-type 불순물의 이온주입을 수행하는 제 15 공정과;상기 제 15 공정 후 열처리하여 불순물을 드라이브-인 시키는 제 16 공정과;상기 제 16 공정 후 언도프트 Si(undoped-Si) 에피층을 성장시키는 제 17 공정과;상기 제 17 공정 후 산화막을 형성시키고, n-type 불순물의 이온주입을 수행하는 제 18 공정과;상기 제 18 공정 후 열처리하여 불순물을 드라이브-인 하고, LOCOS를 형성하는 제 19 공정;을 포함하여 구성된 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
| 7 |
7
청구항 4 내지 청구항 6 중 어느 하나의 항에 있어서, 상기 제 2 공정은,SiGe베이스층에 프론트-배리어(front-barrier)층을 에미터-베이스 접합이 형성되는 부위에 위치시켜 전자의 주입효율을 높이고, 붕소(Boron)의 날카로운 베이스 도핑형상을 유지하도록 하여 베이스변조 폭을 줄이는 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
| 8 |
8
청구항 4 내지 청구항 6 중 어느 하나의 항에 있어서, 상기 제 2 공정은,프론트-배리어(front-barrier)를 삽입한 SiGe 베이스층의 상부에 SiGe층을 선택적으로 에피성장하고, 자동정렬된 실리사이드를 저온에서 형성하여 내부저항과 외부저항의 성분이 최소화되도록 하는 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
| 9 |
9
청구항 4 내지 청구항 6 중 어느 하나의 항에 있어서, 상기 제 2 공정은,프론트-배리어를 삽입한 베이스 구조의 에피층을 성장시키는 제 21 공정과;상기 제 21 공정 후 리소그래피를 수행하고, 베이스층중 베이스로 사용되는 영역이외의 부분을 건식식각으로 식각시키는 제 22 공정과;상기 제 22 공정 후 산화막과 질화막을 증착시키고, 광사진전사로 에미터 부위에 해당하는 부분을 가리고 나머지의 베이스층에 선택적으로 SiGe/Si의 p-type 층을 성장시키는 제 23 공정과;상기 제 23 공정 후 산화막을 LPCVD로 증착시키고, IDP층을 증착시키는 제 24 공정과;상기 제 24 공정 후 실리콘 산화막을 LPCVD로 증착시키는 제 25 공정과;상기 제 25 공정 후 에미터의 가장자리에 산화막 측벽을 형성시키는 제 26 공정과;상기 제 26 공정 후 금속을 증착시키고, 열처리하여 실리사이드를 형성시키는 제 27 공정과;상기 제 27 공정 후 산화막 증착과 금속 배선 공정을 진행시키는 제 28 공정과;상기 제 28 공정 후 기판 뒷면 연마와 후면 트렌치 소자 격리를 수행하는 제 29 공정;을 포함하여 수행하는 것을 특징으로 하는 SiGe 반도체 소자 구조의 제조방법
|
