1 |
1
멤리스터;멤리스터에 직렬 연결된 커패시터;멤리스터와 직렬로 연결된 제2 스위치;커패시터와 병렬로 연결되고, 멤리스터에 저항 값 저장 용의 제1 입력전류펄스가 인가될 때, 제2 스위치와 멤리스터를 거쳐 접지로 전류를 방전할 수 있도록 통로를 제공하는 제3 스위치;멤리스터로부터 저항 값을 읽어내고자 할 때, 전류원 전류에 의해 나타나는 멤리스터 양단의 전압을 측정하는 차동 증폭기;멤리스터에 정보를 저장하기 위해 사용하는 제1 전류나 멤리스터의 내용을 읽어내기 위해 제2 전류를 공급하는 전류원; 및멤리스터로부터 저항 값을 읽어내기 위한 전류가 커패시터에 충전된 후, 충전될 때와 역 방향으로 멤리스터를 흘러 제2 스위치를 거쳐 접지로 방전되는 통로를 제공하는 제1 스위치;를 포함하고,상기 제1 전류의 크기는 상기 제2 전류의 크기 보다 10 배 이상 더 큰 것을 특징으로 하는 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
2 |
2
제 1항에 있어서,제1 스위치를 열고, 제2 스위치를 닫고, 제3 스위치를 연 상태에서 펄스폭이 좁고 크기가 작은 읽기 전류 펄스를 인가 하고, 읽기 전류 펄스가 인가되는 동안 멤리스터 양단에 나타나는 전압을 차동 증폭기를 통해 읽어내며,읽기 전류펄스가 인가되는 동안 멤리스터를 통과한 모든 전류는 멤리스터와 직렬 연결된 커패시터에 저장되게 하며,읽기 전류 펄스가 끝나는 시점에서 제1 스위치를 닫아 커패시터에 저장된 전하가 커패시터에 저장될 때와 반대 방향으로 멤리스터를 통하여 방전되게 하여, 읽기 전류 펄스가 인가되는 동안 변한 저항 값 만큼 반대로 변화하게 하여, 결과적으로 저항 값을 원상태로 되돌리는 것을 특징으로 하는 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
3 |
3
제 1항에 있어서,제1 스위치를 열고, 제2 스위치와 제3 스위치는 동시에 닫은 후, 펄스 폭이 넓고 크기가 큰 전류를 인가하여 멤리스터에 흐르게 하고, 이 전류가 제3 스위치를 통하여 전류가 접지로 흐르게 하여, 멤리스터에 흐른 전류 량에 의해 저항 값을 변화시켜 정보를 저장하는 것을 특징으로 하는 멤리스터 메모리 회로
|
4 |
4
제 1항 내지 제 3항 중 어느 한 항에 있어서,멤리스터 메모리 회로는 다수의 멤리스터와 다수의 제2 스위치를 포함하고,다수의 제2 스위치 중 하나와 다수의 멤리스터 중 하나가 다수의 메모리 셀들 중 하나의 메모리 셀을 구성하고,다수의 메모리 셀들은 한 줄의 메모리 그룹을 구성하며,메모리 그룹은 한 개의 전류원, 한 개의 방전용 제3 스위치, 한 개의 전류저장용 커패시터 및 한 개의 접지용 제1 스위치를 공유하며,메모리 그룹을 구성하는 메모리 셀은 제2 스위치에 의해 선택되는 것을 특징으로 하는 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
5 |
5
제 4항에 있어서,메모리 그룹이 다수 개 평행하게 병렬로 배치되고,메모리 그룹을 선택할 수 있는 선택 스위치를 메모리 그룹 마다 연결하여 각 메모리 그룹을 동시에 다수를 선택할 수 있게 하여, 각 메모리 그룹마다 한 개의 멤리스터 메모리 셀 씩, 여러 개의 멤리스터 메모리 셀들을 동시에 읽고 쓰기가 가능하게 하는 2 차원의 병렬 메모리 읽기 및 쓰기 구조를 갖는 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
6 |
6
제 4항에 있어서,충 방전용 커패시터과 접지용 제3 스위치 및 방전용 제1 스위치를 전 메모리 회로에 각각 한 개씩만 사용하여 공유하게 하면, 한 번에 한 개의 멤리스터 메모리 셀에만 읽고 쓰기도 가능하게 한 2 차원의 순차적 메모리 읽기 및 쓰기 구조를 갖는 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
7 |
7
제 1항 내지 제 3항 중 어느 한 항에 있어서,멤리스터는 저항성 특성을 이용하여 정보를 저장하는 협의의 멤리스터, ReRam, RRAM, 및 PCM(Phase Change Memrory : 위상 변화 메모리) 중 적어도 하나를 포함하는 것을 특징으로 하는 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|
8 |
8
제 1항 내지 제 3항 중 어느 한 항에 있어서,멤리스터 동작의 선형성을 높이기 위해서, 단일의 멤리스터 대신 두 개의 멤리스터를 반대 극성으로 연결한 보완적 연결회로를 사용한 저항 변화 없이 멤리스터 내용을 읽어내기 위한 멤리스터 메모리 회로
|