| 1 |
1
기판;상기 기판 상의 제 1 방향으로 연장되는 제 1 배선들;상기 제 1 배선들 및 상기 기판 상의 메모리 층;상기 메모리 층 상의 유전 층; 및상기 유전 층 상에 배치되고, 상기 제 1 방향에 교차되는 제 2 방향으로 연장되는 제 2 배선들을 포함하되,상기 메모리 층은, 상기 제 1 배선들 상의 벌크 층; 및상기 벌크 층과 상기 유전 층 사이에 배치되고, 상기 제 2 배선들과 상기 제 1 배선들 사이의 전기장으로부터 0의 정보 또는 1의 정보에 각각 대응되는 쌍안정 상태(bistable state)를 갖는 제 1 상부면 층(top surface layer)을 포함하는 메모리 소자
|
| 2 |
2
제 1 항에 있어서,상기 메모리 층은 보론으로 도핑된 결정 실리콘을 포함하되,상기 결정 실리콘은 111 방향의 결정 상부면을 갖는 메모리 소자
|
| 3 |
3
제 2 항에 있어서,상기 제 1 상부면 층은 마름모의 모양으로 배열되는 단위 격자들을 포함하는 메모리 소자
|
| 4 |
4
제 3 항에 있어서,상기 단위 격자들 각각은, 상기 벌크 층 상의 보론 원자;상기 보론 원자에 각각 결합되고, 서로 인접되는 그들 각각이 삼각형 모양으로 결합되는 3개의 실리콘 원자들; 및상기 보론 원자로부터 분리되어 배치되고, 상기 3개의 실리콘 원자들에 결합되는 하나의 실리콘 흡착 원자(adatom)를 포함하는 메모리 소자
|
| 5 |
5
제 4 항에 있어서,상기 단위 격자들 각각은,상기 0의 정보에 대응되는 상기 보론 원자와 상기 실리콘 흡착 원자 사이의 제 1 거리와, 상기 1의 정보에 대응되는 상기 보론 원자와 상기 실리콘 흡착 원자 사이의 제 2 거리의, 차이는 0
|
| 6 |
6
제 4 항에 있어서,상기 단위 격자들은 상기 제 1 배선들과 상기 제 2 배선들이 교차되는 부분에서의 단위 셀들로 각각 정의되고,상기 단위 격자들 각각은 0
|
| 7 |
7
제 4 항에 있어서,상기 제 1 방향과 상기 제 2 방향은 상기 마름모의 마주보는 두 쌍의 변들과 각각 동일한 메모리 소자
|
| 8 |
8
제 1 항에 있어서,상기 쌍안정 상태는,제 1 안정 상태; 및상기 제 1 안정 상태보다 높은 에너지 상태를 갖고, 상기 제 1 안정 상태에서 천이되는 전하를 저장하기 위한 문턱 에너지 레벨을 갖는 제 2 안정 상태를 포함하는 메모리 소자
|
| 9 |
9
제 1 항에 있어서,상기 유전 층 상에 배치되고, 상기 제 2 배선들과 동일한 높이를 갖는 갭필 층;상기 제 2 배선들 및 상기 갭필 층 상의 상부 메모리 층;상기 상부 메모리 층 상의 상부 유전 층; 및 상기 상부 유전 층 상에 배치되고, 상기 제 1 배선들과 동일한 방향으로 연장되는 제 3 배선들을 포함하는 메모리 소자
|
| 10 |
10
제 9 항에 있어서,상기 갭필 층은 상기 유전 층과 동일한 재질의 실리콘 산화막 또는 금속 산화막을 포함하는 메모리 소자
|
| 11 |
11
제 1 항에 있어서,상기 제 2 배선들 및 상기 유전 층 상의 상부 유전 층;상기 상부 유전 층 상의 상부 메모리 층; 및상기 상부 메모리 층 상에 배치되고, 상기 제 1 배선들과 동일한 방향으로 연장되는 제 3 배선들을 포함하는 메모리 소자
|
| 12 |
12
단위 셀들을 정의하는 제 1 배선들과 제 2 배선들;상기 제 1 배선들과 상기 제 2 배선들 사이의 메모리 층; 및상기 제 1 배선들과 상기 제 2 배선들 중의 어느 하나와 상기 메모리층 사이의 유전 층을 포함하되,상기 메모리 층은, 벌크 층; 및상기 벌크 층과 상기 유전 층 사이에 배치되고, 상기 제 2 배선들과 상기 제 1 배선들 사이의 전기장으로부터 0의 정보 또는 1의 정보에 각각 대응되는 쌍안정 상태를 갖는 상부면 층(top surface layer)을 포함하는 메모리 소자
|
| 13 |
13
제 12 항에 있어서,상기 메모리 층은 보론으로 도핑된 결정 실리콘을 포함하되,상기 상부면 층은, 상기 벌크 층에 결합되는 보론 원자;상기 보론 원자들에 결합되는 복수개의 표면 실리콘 원자들; 및상기 복수개의 표면 실리콘 원자들에 결합되고, 상기 보론 원자로부터 분리된 실리콘 흡착 원자를 포함하는 단위 격자들을 갖는 메모리 소자
|
| 14 |
14
제 13 항에 있어서,상기 단위 격자들은 마름모의 모양으로 배열되는 메모리 소자
|
| 15 |
15
제 14 항에 있어서,상기 제 1 배선들과 상기 제 2 배선들은 상기 마름모의 마주보는 두 쌍의 변들과 각각 동일한 방향으로 연장되는 메모리 소자
|
| 16 |
16
제 13 항에 있어서,상기 복수개의 표면 실리콘 원자들은 삼각형의 꼭지점들에 대응되는 3개인 메모리 소자
|
| 17 |
17
제 16 항에 있어서,상기 복수개의 표면 실리콘 원자들과 상기 실리콘 흡착 원자들은 사면체로 결합된 메모리 소자
|
| 18 |
18
제 17 항에 있어서,상기 사면체는, 상기 0의 정보 또는 상기 1의 정보에 따라 높이가 조절되는 메모리 소자
|
| 19 |
19
제 12 항에 있어서,상기 쌍안정 상태는제 1 안정 상태;상기 제 1 안정 상태보다 높은 에너지 상태를 갖고, 상기 제 1 안정 상태에서 천이되는 전하를 저장하기 위한 문턱 에너지 레벨을 갖는 제 2 안정 상태를 포함하는 메모리 소자
|
| 20 |
20
제 19 항에 있어서,상기 문턱 에너지 레벨은 0
|
