| 1 |
1
실리콘 온 인슐레이터(SOI, Silicon on insulator)기판 위에 형성된, N-MOS와 P-MOS를 구비하는 로직 회로의 바이어스 회로에 있어서,상기 바이어스 회로는 상기 로직 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서, 상기 로직 회로의 입력 신호와 출력 신호에 따라 상기 로직 회로를 구성하는 N-MOS와 P-MOS의 바디 전원을 고정하기 위해 바이어스 전원을 인가하는 것을 특징으로 하는 바이어스 회로
|
| 2 |
2
제 1 항에 있어서, 상기 바이어스 회로는상기 로직 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서 상기 로직 회로의 P-MOS 바디로 바이어스 전원을 인가하며, 상기 로직 회로의 입력 신호와 출력 신호가 전이되지 않는 비동작 상태에서 상기 로직 회로의 P-MOS 바디로 바이어스 전원이 인가되지 않도록 제어하는 제1 바이어스 제어 그룹; 및상기 로직 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서 상기 로직 회로의 N-MOS 바디로 바이어스 전원을 인가하며, 상기 로직 회로의 입력 신호와 출력 신호가 전이되지 않는 비동작 상태에서 상기 로직 회로의 N-MOS 바디로 바이어스 전원이 인가되지 않도록 제어하는 제2 바이어스 제어 그룹을 포함하는 것을 특징으로 하는 바이어스 회로
|
| 3 |
3
제 2 항에 있어서, 상기 제1 바이어스 제어 그룹은상기 로직 회로의 입력 신호에 따라 활성화 제어되는 제1 제어 P-MOS와 상기 로직 회로의 출력 신호에 따라 활성화 제어되는 제2 제어 P-MOS를 구비하며, 상기 제1 제어 P-MOS와 상기 제2 제어 P-MOS는 서로 직렬로 연결되어 있는 것을 특징으로 하는 바이어스 회로
|
| 4 |
4
제 2 항에 있어서, 상기 제2 바이어스 제어 그룹은 상기 로직 회로의 출력 신호에 따라 활성화 제어되는 제1 제어 N-MOS와 상기 로직 회로의 입력 신호에 따라 활성화 제어되는 제2 제어 N-MOS와 를 구비하며, 상기 제1 제어 N-MOS와 상기 제2 제어 N-MOS는 서로 직렬로 연결되어 있는 것을 특징으로 하는 바이어스 회로
|
| 5 |
5
실리콘 온 인슐레이터(SOI, Silicon on insulator)기판 위에 형성된, N-MOS와 P-MOS를 구비하는 인버터 회로의 바이어스 회로에 있어서,상기 바이어스 회로는 상기 인버터 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서, 상기 인버터 회로의 입력 신호와 출력 신호에 따라 상기 인버터 회로를 구성하는 N-MOS와 P-MOS의 바디 전원을 고정하기 위해 바이어스 전원을 인가하는 것을 특징으로 하는 바이어스 회로
|
| 6 |
6
제 5 항에 있어서, 상기 바이어스 회로는상기 인버터 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서 상기 인버터 회로의 P-MOS 바디로 바이어스 전원을 인가하며, 상기 인버터 회로의 입력 신호와 출력 신호가 전이되지 않는 비동작 상태에서 상기 인버터 회로의 P-MOS 바디로 바이어스 전원이 인가되지 않도록 제어하는 제1 바이어스 제어 그룹; 및상기 인버터 회로의 입력 신호와 출력 신호가 전이되는 동작 상태에서 상기 인버터 회로의 N-MOS 바디로 바이어스 전원을 인가하며, 상기 인버터 회로의 입력 신호와 출력 신호가 전이되지 않는 비동작 상태에서 상기 인버터 회로의 N-MOS 바디로 바이어스 전원이 인가되지 않도록 제어하는 제2 바이어스 제어 그룹을 포함하는 것을 특징으로 하는 바이어스 회로
|
| 7 |
7
제 6 항에 있어서, 상기 제1 바이어스 제어 그룹은상기 인버터 회로의 입력 신호에 따라 활성화 제어되는 제1 제어 P-MOS와 상기 인버터 회로의 출력 신호에 따라 활성화 제어되는 제2 제어 P-MOS를 구비하며, 상기 제1 제어 P-MOS와 상기 제2 제어 P-MOS는 서로 직렬로 연결되어 있는 것을 특징으로 하는 바이어스 회로
|
| 8 |
8
제 7 항에 있어서, 상기 제1 제어 P-MOS의 게이트, 소스, 드레인은 각각 상기 인버터 회로의 입력 신호, 제1 바이어스 전원, 제2 제어 P-MOS의 소스에 연결되어 있으며,상기 제2 제어 P-MOS의 게이트, 드레인은 각각 상기 인버터 회로의 출력 신호, 상기 인버터 회로의 P-MOS 바디 전원에 접속되어 있는 것을 특징으로 하는 바이어스 회로
|
| 9 |
9
제 6 항에 있어서, 상기 제2 바이어스 제어 그룹은 상기 인버터 회로의 출력 신호에 따라 활성화 제어되는 제1 제어 N-MOS와 상기 인버터 회로의 입력 신호에 따라 활성화 제어되는 제2 제어 N-MOS와 를 구비하며, 상기 제1 제어 N-MOS와 상기 제2 제어 N-MOS는 서로 직렬로 연결되어 있는 것을 특징으로 하는 바이어스 회로
|
| 10 |
10
제 9 항에 있어서,상기 제1 제어 N-MOS의 게이트, 소스, 드레인은 각각 상기 인버터 회로의 출력 신호, 제2 제어 N-MOS의 드레인, 상기 인버터 회로의 N-MOS 바디 전원에 연결되어 있으며,상기 제2 제어 N-MOS의 게이트, 소스는 각각 상기 인버터 회로의 입력 신호, 상기 제2 바이어스 전원에 접속되어 있는 것을 특징으로 하는 바이어스 회로
|
| 11 |
11
제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 제1 바이어스 제어 그룹의 제1 제어 P-MOS와 제2 제어 P-MOS의 바디로 상기 제1 바이어스 전원이 인가되는 것을 특징으로 하는 바이어스 회로
|
| 12 |
12
제 11항에 있어서,상기 제2 바이어스 제어 그룹의 제1 제어 N-MOS와 제2 제어 N-MOS의 바디로 제2 바이어스 전원이 인가되는 것을 특징으로 하는 바이어스 회로
|
