| 1 |
1
제1 도전형을 갖는 제1 그래핀; 및상기 제1 그래핀 상에, 상기 제1 그래핀과 접촉하고, 상기 제1 도전형과 다른 제2 도전형을 갖는 제2 그래핀을 포함하되,상기 제1 그래핀은 절연층을 포함하고, 상기 절연층은 상기 제1 그래핀과 상기 제2 그래핀의 경계면에 형성되는 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 반도체 소자
|
| 3 |
3
삭제
|
| 4 |
4
제2 항에 있어서,상기 반도체 소자에 순방향 전압을 인가할 때, 흐르는 전류는 제1 전류이고, 상기 반도체 소자에 역방향 전압을 인가할 때, 흐르는 전류는 제2 전류이고, 상기 제1 전류는 상기 제2 전류보다 작은 반도체 소자
|
| 5 |
5
제1 항에 있어서,상기 제1 그래핀과 상기 제2 그래핀은 단층인 반도체 소자
|
| 6 |
6
제1 항에 있어서,상기 제1 그래핀 하부에 배치되는 기판과, 상기 제1 그래핀 및 상기 제2 그래핀 상에 각각 형성되는 제1 전극 및 제2 전극을 더 포함하는 반도체 소자
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
기판 상에 절연층을 포함하고, 제1 도전형의 제1 그래핀을 형성하고,상기 제1 그래핀 상에 상기 제1 도전형과 다른 제2 도전형의 제2 그래핀을 형성하고, 상기 제2 그래핀은 상기 제1 그래핀과 접촉하고 상기 제1 그래핀의 일부를 노출시키고,상기 노출된 제1 그래핀과 상기 제2 그래핀 상에 각각 제1 전극 및 제2 전극을 형성하는 것을 포함하되,상기 절연층은 상기 제1 그래핀과 상기 제2 그래핀의 경계면에 위치하는 반도체 소자 제조 방법
|
| 11 |
11
제10 항에 있어서,상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 반도체 소자 제조 방법
|
| 12 |
12
제11 항에 있어서,상기 제1 도전형의 제1 그래핀을 형성하는 것은 상기 기판 상에 제1 프리스틴(pristine) 그래핀을 형성하고, 상기 제1 프리스틴 그래핀 상에 제1 도핑 용액을 떨어뜨려, 상기 제1 도핑 용액 중 일부를 상기 제1 프리스틴 그래핀에 흡착시키고,상기 흡착된 제1 도핑 용액을 상기 제1 프리스틴 그래핀 상에 균일하게 도포하고,상기 제1 도핑 용액이 도포된 상기 제1 프리스틴 그래핀을 열처리하는 것을 포함하는 반도체 소자 제조 방법
|
| 13 |
13
제12 항에 있어서, 상기 흡착된 제1 도핑 용액을 상기 제1 프리스틴 그래핀 상에 균일하게 도포하는 것은 스핀 코터 방식을 이용하고,상기 열처리는 급속 열처리 방식(RTA)를 이용하는 반도체 소자 제조 방법
|
| 14 |
14
제13 항에 있어서, 상기 열처리는 섭씨 100도 내지 300도 사이에서, 10분 내지 30분 동안 진행하는 반도체 소자 제조 방법
|
