1 |
1
진공함(cavity)으로부터 입력받은 제1 아날로그 RF 신호와 제2 아날로그 RF 신호의 진폭 또는 주파수를 조절하여 출력하고, 외부 발진기로부터 입력받은 제2 아날로그 레퍼런스 신호와 제2 아날로그 레퍼런스 신호의 진폭 또는 주파수를 조절하여 출력하는 아날로그 신호처리부; 상기 아날로그 신호처리부에서 출력된 제1 아날로그 RF 신호, 제2 아날로그 RF 신호, 제1 아날로그 레퍼런스 신호, 제2 아날로그 레퍼런스 신호를 디지털 신호로 변환하여 각각 제1 디지털 RF 신호, 제2 디지털 RF 신호, 제1 디지털 레퍼런스 신호, 제2 디지털 레퍼런스 신호로 출력하는 ADC부; 및 상기 ADC부에서 출력된 제1 디지털 RF 신호와 제1 디지털 레퍼런스 신호의 진폭 및 위상을 동일하도록 처리하고, 상기 ADC부에서 출력된 제2 디지털 RF 신호와 제2 디지털 레퍼런스 신호의 위상을 동일하도록 처리하는 디지털 신호처리부; 를 포함하는 사이클로트론 RF 제어장치에 있어서, 상기 ADC부는 상기 아날로그 신호처리부로부터 출력된 상기 제1 아날로그 RF 신호를 제1 디지털 RF 신호로 변환하는 제1ADC(analog-to-digital converter), 상기 아날로그 신호처리부로부터 출력된 상기 제1 아날로그 레퍼런스 신호를 제1 디지털 레퍼런스 신호로 변환하는 제2ADC(analog-to-digital converter), 상기 아날로그 신호처리부로부터 출력된 제2 아날로그 RF 신호를 제2 디지털 RF 신호로 변환하는 제3ADC(analog-to-digital converter),상기 아날로그 신호처리부로부터 출력된 제2 아날로그 레퍼런스 신호를 제2 디지털 레퍼런스 신호로 변환하는 제4ADC(analog-to-digital converter)를 포함하고,상기 디지털 신호처리부는 상기 제1ADC로부터 출력된 상기 제1 디지털 RF 신호로부터 I, Q 신호를 분리하는 제1디모듈레이터, 상기 제2ADC로부터 출력된 상기 제1 디지털 레퍼런스 신호로부터 I, Q 신호를 분리하는 제2디모듈레이터, 상기 제3ADC로부터 출력된 상기 제2 디지털 RF 신호로부터 I, Q 신호를 분리하는 제3디모듈레이터, 제4ADC로부터 출력된 상기 제2 디지털 레퍼런스 신호로부터 I, Q 신호를 분리하는 제4디모듈레이터;상기 제1 디모듈레이터에서 분리된 I,Q 신호로부터 제1 디지털 RF 신호의 진폭과 위상값을 연산하는 제1연산부, 상기 제2 디모듈레이터에서 분리된 I,Q 신호로부터 제1 디지털 레퍼런스 신호의 진폭과 위상값을 연산하는 제2연산부, 상기 제3 디모듈레이터에서 분리된 I,Q 신호로부터 제2 디지털 RF 신호의 진폭과 위상값을 연산하는 제3연산부, 상기 제4 디모듈레이터에서 분리된 I,Q 신호로부터 제2 디지털 레퍼런스 신호의 진폭과 위상값을 연산하는 제4연산부;상기 제1연산부에 의해 연산된 제1 디지털 RF 신호의 진폭과 위상값이 상기 제2연산부에 의해 연산된 제1 디지털 레퍼런스 신호의 진폭과 위상값와 동일하도록 제어하는 PI 제어부; 및 상기 PI 제어부로부터 상기 제어된 제1 디지털 RF 신호의 진폭 및 위상값으로부터 I, Q 신호를 연산하는 제5연산부를 포함하는 사이클로트론 RF 제어장치
|
2 |
2
삭제
|
3 |
3
제1항에 있어서, 상기 아날로그 신호처리부는 상기 제1 아날로그 RF 신호 및 상기 제2 아날로그 RF 신호 중 적어도 하나의 리플을 제거하는 리플 제거부를 더 포함하는 사이클로트론 RF 제어장치
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 ADC부는 상기 아날로그 신호처리부로부터 전달받은 상기 제1아날로그 RF 신호, 상기 제2 아날로그 RF 신호, 상기 제1 아날로그 레퍼런스 신호 및 상기 제2 아날로그 레퍼런스 신호의 주파수를 4의 배수로 설정하는 샘플링 주파수 설정부를 더 포함하는 사이클로트론 RF 제어장치
|
6 |
6
삭제
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
제1항에 있어서, 디지털 신호처리부는상기 제3연산부에 의해 연산된 제2 디지털 RF 신호의 위상값과 상기 제4연산부에 의해 연산된 제2 디지털 레퍼런스 신호의 위상값을 비교하여 위상 오차값을 산출하는 오차산출부를 더 포함하는 사이클로트론 RF 제어장치
|
10 |
10
삭제
|
11 |
11
제1항에 있어서, 상기 디지털 신호처리부는 상기 제5연산부로부터 연산된 I, Q신호를 합성하는 모듈레이터를 더 포함하는 사이클로트론 RF 제어장치
|
12 |
12
제11항에 있어서, 상기 사이클로트론 RF 제어장치는 상기 모듈레이터로부터 합성된 I, Q 신호를 아날로그 RF 신호로 변환하여 출력하는 DAC부를 더 포함하는 것을 특징으로 하는 사이클로트론 RF 제어장치
|
13 |
13
제1항에 있어서, 상기 디지털 신호처리부는상기 제1 디지털 RF 신호와 상기 제2 디지털 RF 신호의 리플을 제거하는 CIC 디지털 필터를 더 포함하는 사이클로트론 RF 제어장치
|
14 |
14
제9항에 있어서, 상기 디지털 신호처리부는상기 위상 오차값을 보정하기 위한 모터구동용 펄스 신호를 발생시키는 펄스 발생부를 더 포함하는 사이클로트론 RF 제어장치
|
15 |
15
제1항에 있어서, 상기 디지털 신호처리부는FPGA(field-programmable gate array) 보드에 구비된 사이클로트론 RF 제어장치
|
16 |
16
삭제
|
17 |
17
삭제
|
18 |
18
삭제
|
19 |
19
삭제
|
20 |
20
삭제
|