| 1 |
1
복수의 레지스터로 구성되어 입력되는 데이터를 임시로 저장하는 비트 단위 입력 레지스터;일진법 수체계의 입력 데이터인 제1 입력 데이터와 제2 입력 데이터가 상기 비트 단위 입력 레지스터에 로드되면, 상기 제1 입력 데이터 중에서 어느 하나의 비트인 제1 비트와 상기 제2 입력 데이터 중에서 어느 하나의 비트인 제2 비트를 설정하고 상기 설정한 제1 비트와 제2 비트 간 일진 연산을 수행하여 연산 완료 데이터를 생성하는 데이터 연산부; 및상기 연산 완료 데이터의 특정값으로 설정된 비트를 시프트시켜 상기 연산 완료 데이터를 일진법 수체계로 만드는 일진 배럴 시프트부를 포함하는 것을 특징으로 하는 데이터 처리 장치
|
| 2 |
2
제1항에 있어서,상기 데이터 연산부는 상기 제1 입력 데이터 뒤에 상기 제2 입력 데이터를 최상위 비트부터 최하위 비트까지 데이터 비트의 순서를 반전하여 붙여 상기 연산 완료 데이터를 생성하는 것을 특징으로 하는 데이터 처리 장치
|
| 3 |
3
제1항에 있어서,상기 데이터 연산부는 상기 제1 입력 데이터와 상기 제2 입력 데이터의 동일한 위치의 비트를 XOR 논리 연산하여 상기 연산 완료 데이터를 생성하는 것을 특징으로 하는 데이터 처리 장치
|
| 4 |
4
제1항에 있어서,상기 데이터 연산부는 상기 입력 데이터를 최상위 비트부터 3비트씩 묶고 마지막으로 묶인 비트부터 다시 3비트씩 묶는 과정을 최하위 비트까지 반복하고 상기 각각의 3비트씩 묶인 비트 중 가운데 비트만을 추출하여 상기 연산 완료 데이터를 생성하는 것을 특징으로 하는 데이터 처리 장치
|
| 5 |
5
제1항에 있어서,상기 데이터 연산부는 상기 입력 데이터를 최상위 비트부터 최하위 비트까지 데이터 비트의 순서를 반전하여 상기 입력 데이터 뒤에 붙여 상기 연산 완료 데이터를 생성하는 것을 특징으로 하는 데이터 처리 장치
|
| 6 |
6
제1항에 있어서,상기 일진 배럴 시프트부는 PMOS(P-Type Metal Oxide Semiconductor)와 NMOS(N-Type Metal Oxide Semiconductor)로 구성된 멀티플렉서를 이용하여 상기 연산 완료 데이터의 '1'로 설정된 값을 최하위 비트부터 채우도록 상기 특정값으로 설정된 비트를 시프트시키는 것을 특징으로 하는 데이터 처리 장치
|
| 7 |
7
비트 단위로 데이터를 로드하는 비트 단위 입력 레지스터―상기 비트 단위 입력 레지스터는 일진법 수체계의 입력 데이터가 저장됨―를 제공하는 단계;상기 일진법 수체계의 입력 데이터인 제1 입력 데이터와 제2 입력 데이터가 상기 비트 단위 입력 레지스터에 로드되면, 상기 제1 입력 데이터 중에서 어느 하나의 비트인 제1 비트와 상기 제2 입력 데이터 중에서 어느 하나의 비트인 제2 비트를 설정하는 단계;상기 설정한 제1 비트와 제2 비트 간 일진 연산을 수행하여 연산 완료 데이터를 생성하고 상기 연산 완료 데이터를 상기 비트 단위 입력 레지스터에 로드하는 단계; 및상기 연산 완료 데이터의 특정값으로 설정된 비트를 시프트시켜 상기 연산 완료 데이터를 일진법 수체계로 만드는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 8 |
8
제7항에 있어서,상기 비트 단위 입력 레지스터에 로드하는 단계는,상기 제1 입력 데이터 뒤에 상기 제2 입력 데이터를 최상위 비트부터 최하위 비트까지 데이터 비트의 순서를 반전하여 붙여 상기 연산 완료 데이터를 상기 비트 단위 입력 레지스터에 로드하는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 9 |
9
제7항에 있어서,상기 비트 단위 입력 레지스터에 로드하는 단계는,상기 제1 입력 데이터와 상기 제2 입력 데이터의 동일한 위치의 비트를 XOR 논리 연산하여 상기 연산 완료 데이터를 상기 비트 단위 입력 레지스터에 로드하는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 10 |
10
제7항에 있어서,상기 비트 단위 입력 레지스터에 로드하는 단계는,상기 일진법 수체계의 입력 데이터를 2로 나눗셈하는 일진 연산을 수행하는 경우 상기 입력 데이터를 최상위 비트부터 3비트씩 묶고 마지막으로 묶인 비트부터 다시 3비트씩 묶는 과정을 최하위 비트까지 반복하는 단계; 및상기 각각의 3비트씩 묶인 비트 중 가운데 비트만을 추출하여 상기 연산 완료 데이터를 생성하고 상기 연산 완료 데이터를 상기 비트 단위 입력 레지스터에 로드하는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 11 |
11
제7항에 있어서,상기 비트 단위 입력 레지스터에 로드하는 단계는,상기 일진법 수체계의 입력 데이터를 2로 곱셈하는 일진 연산을 수행하는 경우 상기 입력 데이터를 최상위 비트부터 최하위 비트까지 데이터 비트의 순서를 반전하여 상기 입력 데이터 뒤에 붙여 상기 연산 완료 데이터를 상기 비트 단위 입력 레지스터에 로드하는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 12 |
12
제7항에 있어서,상기 연산 완료 데이터를 만드는 단계는,상기 연산 완료 데이터의 2N개의 비트수에 따라 N(N=상수값)개의 이동 멀티플렉서를 구성하는 단계;상기 연산 완료 데이터의 각 비트를 입력 데이터로 상기 각 이동 멀티플렉서를 거치는 단계; 및상기 각 이동 멀티플렉서마다 상기 연산 완료 데이터의 '1'로 설정된 비트를 하위 블록으로 소정 자리 이동시키는 단계를 포함하는 것을 특징으로 하는 연산 방법
|
| 13 |
13
제7항 내지 제12항 중 어느 한 항에 있어서,상기 연산 완료 데이터는 '1'로 설정된 비트가 복수개 존재하고 상기 복수개의 비트 중간에 '0'으로 설정된 비트가 위치하지 않는 것을 특징으로 하는 연산 방법
|
