| 1 |
1
풀-업 트랜지스터 및 풀-다운 트랜지스터 둘 모두가 PMOS 또는 NMOS로 구성된 단일 트랜지스터 타입 인버터를 포함하며,상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터 둘 모두가 상기 PMOS로 구성된 경우,상기 풀-업 트랜지스터의 게이트는 신호를 입력받고,상기 풀-다운 트랜지스터의 게이트는 접지되는 링 오실레이터
|
| 2 |
2
삭제
|
| 3 |
3
풀-업 트랜지스터 및 풀-다운 트랜지스터 둘 모두가 PMOS 또는 NMOS로 구성된 단일 트랜지스터 타입 인버터를 포함하며,상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터 둘 모두가 상기 NMOS로 구성된 경우,상기 풀-업 트랜지스터의 게이트는 상기 단일 트랜지스터 타입 인버터의 구동 전압을 인가받고,상기 풀-다운 트랜지스터의 게이트는 신호를 입력받는 링 오실레이터
|
| 4 |
4
제 1 항 또는 제 3 항에 있어서,상기 풀-업 트랜지스터가 PMOS로 구성되고, 상기 풀-다운 트랜지스터가 NMOS로 구성된 복합 트랜지스터 타입 인버터를 더 포함하는 링 오실레이터
|
| 5 |
5
제 4 항에 있어서,상기 단일 트랜지스터 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 종속 접속되는 링 오실레이터
|
| 6 |
6
제 5 항에 있어서,상기 단일 트랜지스터 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 교대로 배치되는 링 오실레이터
|
| 7 |
7
제 4 항에 있어서,상기 링 오실레이터에 포함된 인버터의 전체 개수는 홀수인 링 오실레이터
|
| 8 |
8
풀-업 트랜지스터 및 풀-다운 트랜지스터 둘 모두가 PMOS로 구성된 PMOS 타입 인버터를 포함하는 PMOS 타입 링 오실레이터;상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터 둘 모두가 NMOS로 구성된 NMOS 타입 인버터를 포함하는 NMOS 타입 링 오실레이터;상기 PMOS 타입 링 오실레이터 또는 상기 NMOS 타입 링 오실레이터로부터 출력된 펄스의 개수를 카운팅하는 펄스 카운터;상기 PMOS 타입 링 오실레이터 또는 상기 NMOS 타입 링 오실레이터가 기 설정된 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수를 카운팅하는 클럭 카운터; 및상기 클럭의 개수를 기반으로 공정 변이를 결정하는 공정 변이 결정부;를 포함하는 공정 변이 감지 장치
|
| 9 |
9
제 8 항에 있어서,상기 PMOS 타입 인버터는:상기 풀-업 트랜지스터의 게이트가 신호를 입력받고,상기 풀-다운 트랜지스터의 게이트가 접지되며,상기 NMOS 타입 인버터는:상기 풀-업 트랜지스터의 게이트가 상기 NMOS 타입 인버터의 구동 전압을 인가받고,상기 풀-다운 트랜지스터의 게이트가 신호를 입력받는 공정 변이 감지 장치
|
| 10 |
10
제 8 항에 있어서,상기 PMOS 타입 링 오실레이터 및 상기 NMOS 타입 링 오실레이터 중 적어도 하나는:상기 풀-업 트랜지스터가 PMOS로 구성되고, 상기 풀-다운 트랜지스터가 NMOS로 구성된 복합 트랜지스터 타입 인버터를 더 포함하는 공정 변이 감지 장치
|
| 11 |
11
제 10 항에 있어서,상기 PMOS 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 종속 접속되고,상기 NMOS 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 종속 접속되는 공정 변이 감지 장치
|
| 12 |
12
제 11 항에 있어서,상기 PMOS 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 교대로 배치되고,상기 NMOS 타입 인버터와 상기 복합 트랜지스터 타입 인버터는 교대로 배치되는 공정 변이 감지 장치
|
| 13 |
13
제 10 항에 있어서,상기 PMOS 타입 링 오실레이터에 포함된 인버터의 전체 개수는 홀수이고,상기 NMOS 타입 링 오실레이터에 포함된 인버터의 전체 개수는 홀수인 공정 변이 감지 장치
|
| 14 |
14
제 8 항에 있어서,상기 펄스 카운터는:상기 펄스의 개수를 상기 기준 개수와 비교하여, 상기 펄스의 개수가 상기 기준 개수에 도달하면 상기 클럭 카운터의 카운팅을 중단시키는 비교기를 포함하는 공정 변이 감지 장치
|
| 15 |
15
제 8 항에 있어서,상기 공정 변이 결정부는:상기 클럭의 개수를 기 결정된 기준 범위와 비교하여, PMOS 또는 NMOS의 동작 속도를 분류하는 공정 변이 감지 장치
|
| 16 |
16
제 15 항에 있어서,상기 공정 변이 결정부는:상기 클럭의 개수가 제 1 기준 범위에 속하면, 상기 동작 속도를 빠름으로 분류하고,상기 클럭의 개수가 상기 제 1 기준 범위보다 상한 및 하한이 더 큰 제 2 기준 범위에 속하면, 상기 동작 속도를 정상으로 분류하고,상기 클럭의 개수가 상기 제 2 기준 범위보다 상기 상한 및 상기 하한이 더 큰 제 3 기준 범위에 속하면, 상기 동작 속도를 느림으로 분류하는 공정 변이 감지 장치
|
| 17 |
17
제 15 항에 있어서,상기 공정 변이 결정부는:상기 PMOS 타입 링 오실레이터가 상기 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수를 PMOS 기준 범위와 비교하여, 상기 PMOS의 동작 속도를 분류하고,상기 NMOS 타입 링 오실레이터가 상기 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수를 NMOS 기준 범위와 비교하여, 상기 NMOS의 동작 속도를 분류하는 공정 변이 감지 장치
|
| 18 |
18
제 17 항에 있어서,상기 공정 변이 결정부는:상기 PMOS 타입 링 오실레이터가 상기 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수가 제 1 PMOS 기준 범위에 속하면, 상기 PMOS의 동작 속도를 빠름으로 분류하고; 상기 제 1 PMOS 기준 범위보다 상한 및 하한이 더 큰 제 2 PMOS 기준 범위에 속하면, 상기 PMOS의 동작 속도를 정상으로 분류하고; 상기 제 2 PMOS 기준 범위보다 상기 상한 및 상기 하한이 더 큰 제 3 PMOS 기준 범위에 속하면, 상기 PMOS의 동작 속도를 느림으로 분류하며,상기 NMOS 타입 링 오실레이터가 상기 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수가 제 1 NMOS 기준 범위에 속하면, 상기 NMOS의 동작 속도를 빠름으로 분류하고; 상기 제 1 NMOS 기준 범위보다 상기 상한 및 상기 하한이 더 큰 제 2 NMOS 기준 범위에 속하면, 상기 NMOS의 동작 속도를 정상으로 분류하고; 상기 제 2 NMOS 기준 범위보다 상기 상한 및 상기 하한이 더 큰 제 3 NMOS 기준 범위에 속하면, 상기 NMOS의 동작 속도를 느림으로 분류하는 공정 변이 감지 장치
|
| 19 |
19
반도체 회로;상기 반도체 회로의 공정 변이를 감지하는 공정 변이 감지 장치; 및상기 공정 변이를 기반으로 상기 반도체 회로의 동작을 보상하는 보상 장치를 포함하며,상기 공정 변이 감지 장치는:풀-업 트랜지스터 및 풀-다운 트랜지스터 둘 모두가 PMOS로 구성된 PMOS 타입 인버터를 포함하는 PMOS 타입 링 오실레이터;상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터 둘 모두가 NMOS로 구성된 NMOS 타입 인버터를 포함하는 NMOS 타입 링 오실레이터;상기 PMOS 타입 링 오실레이터 또는 상기 NMOS 타입 링 오실레이터로부터 출력된 펄스의 개수를 카운팅하는 펄스 카운터;상기 PMOS 타입 링 오실레이터 또는 상기 NMOS 타입 링 오실레이터가 기 설정된 기준 개수의 펄스를 출력하는 동안 인가된 클럭의 개수를 카운팅하는 클럭 카운터; 및상기 클럭의 개수를 기반으로 상기 공정 변이를 결정하는 공정 변이 결정부를 포함하는 반도체 칩
|
