| 1 |
1
투명기판과, 상기 투명기판 상의 소정 부분에 형성된 게이트전극과, 상기 투명기판 상에 상기 게이트전극을 덮도록 형성된 게이트절연막과, 상기 게이트절연막 상의 상기 게이트전극과 대응하는 부분에 형성된 활성층과, 상기 활성층의 양측에 형성되어 채널의 길이를 한정하는 오믹접촉층과, 상기 오믹접촉층 상에 상기 채널 쪽의 소정 부분이 노출되게 형성된 소오스 및 드레인전극을 구비하는 박막트랜지스터
|
| 2 |
2
제 1 항에 있어서, 상기 오믹접촉층이 0
|
| 3 |
3
제 1항에 있어서, 상기 게이트절연막 상에 상기 소오스 및 드레인전극을 덮도록 형성된 패시베이션층과, 상기 패시베이션층에 드레인전극을 노출시키는 접촉홀과, 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되게 형성된 화소전극을 더 구비하는 박막트랜지스터
|
| 4 |
4
투명기판의 상의 소정 부분에 게이트전극을 형성하는 공정과, 상기 투명기판 상에 상기 게이트전극을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하는 공정과, 상기 오믹접촉층 및 활성층을 상기 게이트전극과 대응되는 부분에만 잔류되게 패터닝하는 공정과, 상기 게이트절연막 상에 상기 오믹접촉층을 덮도록 금속 박막을 형성하고 상기 금속 박막 상에 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 금속 박막을 제 1 식각하여 소오스 및 드레인전극을 형성하고 상기 오믹접촉층의 상기 게이트전극과 대응하는 부분을 상기 활성층이 노출되게 제 2 식각하여 상기 소오스 및 드레인전극과 상기 오믹접촉층 사이에 단차를 발생하는 공정을 포함하는 박막트랜지스터의 제조방법
|
| 5 |
5
제 4 항에 있어서, 상기 금속 박막을 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)으로 형성하는 박막트랜지스터의 제조방법
|
| 6 |
6
제 4 항에 있어서, 상기 금속 박막을 습식 방법으로 제 1 식각하는 박막트랜지스터의 제조방법
|
| 7 |
7
제 6 항에 있어서, 상기 금속 박막을 상기 포토레지스트 패턴의 측면 보다 각각 0
|
| 8 |
8
제 4 항에 있어서, 상기 오믹접촉층을 건식 방법으로 제 2 식각하는 박막트랜지스터의 제조방법
|
| 9 |
9
제 4 항에 있어서, 상기 게이트절연막 상에 상기 소오스 및 드레인전극을 덮도록 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출하는 접촉홀을 형성하는 공정과, 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 박막트랜지스터의 제조방법
|
| 10 |
9
제 4 항에 있어서, 상기 게이트절연막 상에 상기 소오스 및 드레인전극을 덮도록 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출하는 접촉홀을 형성하는 공정과, 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 박막트랜지스터의 제조방법
|
