| 1 |
1
기판과;상기 기판 상에 위치하여 서로 교차하는 다수개의 게이트배선 및 데이터배선과;상기 각 게이트배선의 일 끝단에 형성된 다수개의 게이트패드와 상기 데이터배선의 일 끝단에 형성된 다수개의 데이터패드와;상기 게이트패드 중 짝수번째 게이트패드를 연결하는 제 1 게이트단락배선과, 홀수번째 게이트패드를 연결하고, 상기 데이터배선과 동일층에 형성되는 제 2 게이트단락배선과;상기 홀수번째 게이트패드에서 연장된 제 1 정전기 방지배선과, 상기 제 1 게이트단락배선에서 연장되고 상기 제 1 정전기 방지배선에 근접하여 위치한 제 2 정전기 방지배선을 가진 정전기 방지부와;상기 각 게이트배선과 연결된 게이트전극과, 상기 데이터배선과 연결된 소스전극과 드레인전극과 액티브층을 포함하는 스위칭 소자를 포함하는 박막트랜지스터 어레이기판
|
| 2 |
2
제 1 항에 있어서, 상기 소스/드레인전극과 데이터배선을 형성하는 도전성 금속은 몰리브덴, 크롬을 포함하는 도전성 금속그룹에서 선택된 하나인 박막트랜지스터 어레이기판
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서, 상기 제 1 및 제 2 정전기 방지배선은 각각 적어도 2 배선으로 분기되며 각각 제1 및 제2 근접거리를 가지고 배치되어 있는 박막트랜지스터 어레이기판
|
| 5 |
5
제 4 항에 있어서,제 1 및 제 2 정전기 방지배선의 상기 제 1 근접거리는 1 ~ 5㎛이고, 제 2 근접거리는 5 ~ 10㎛인 박막트랜지스터 어레이기판
|
| 6 |
6
기판을 준비하는 단계와;상기 기판 상에 다수개의 게이트배선과 상기 각 게이트배선의 끝단에 소정면적으로 형성된 게이트패드와, 상기 게이트패드 중 짝수번째 게이트패드를 연결하는 제 1 게이트단락배선과, 홀수번째 게이트패드에서 연장된 제 1 정전기 방지배선과, 상기 제 1 게이트단락배선에서 연장되고 상기 제 1 정전기 방지배선에 근접하여 위치한 제 2 정전기 방지배선을 가진 정전기 방지부를 형성하는 단계와;상기 게이트배선과 정전기 방지부가 형성된 기판의 전면에 절연물질을 증착하여 게이트절연층을 형성하는 단계와;상기 게이트절연층 상부에 상기 홀수번째 게이트패드 방향으로 연장된 수직패턴을 갖는 제 2 게이트단락배선과, 데이터배선과, 소스전극과 드레인전극을 형성하는 단계와;상기 제 2 게이트단락배선과 데이터배선 등이 형성된 기판의 전면에 절연물질을 증착하여 보호층을 형성하는 단계와;상기 보호층을 패턴하여, 상기 드레인전극 상부에 드레인콘택홀과, 상기 제 2 게이트 단락배선의 수직패턴 상부와 상기 홀수/ 짝수번째 게이트패드 상부에 각각 제 1 게이트패드 콘택홀과 제 2 게이트패드 콘택홀과 제 3 게이트패드 콘택홀과, 상기 제 1 및 제 2 정전기 방지배선 상부에 식각홈을 형성하는 단계와;투명도전성 금속을 증착하여, 상기 드레인전극과 접촉하는 화소전극과, 상기 제 1 게이트패드 콘택홀과 상기 제 2 게이트콘택홀을 충진하며 패터닝되어 상기 제 2 게이트단락배선과 상기 홀수번째 게이트패드를 연결하는 제 1 게이트패드 단자와, 상기 제 3 게이트패드 콘택홀을 통해 상기 짝수번째 게이트패드와 연결되는 제 2 게이트패드단자와, 상기 제 1 및 제 2 정전기 배선 상부에 형성된 식각홈에 증착된 투명전극을 식각하여 정전기 방지배선을 노출하는 단계를 포함하는 박막트랜지스터 어레이기판 제조방법
|
| 7 |
7
제 6 항에 있어서,상기 투명도전성 금속은 인듐-틴-옥사이드, 인듐-징크-옥사이드를 포함하는 투명 도전성 금속그룹에서 선택된 하나인 박막트랜지스터 어레이기판 제조방법
|
| 8 |
8
제 6 항에 있어서,상기 제 1 및 제 2 정전기 방지배선은 각각 적어도 2 배선으로 분기되며 각각 제1 및 제2 근접거리를 가지고 배치되어 있는 박막트랜지스터 어레이기판 제조방법
|
| 9 |
9
제 8 항에 있어서,제 1 및 제 2 정전기 방지배선의 상기 제 1 근접거리는 1 ~ 5㎛이고, 제 2 근접거리는 5 ~ 10㎛인 박막트랜지스터 어레이기판 제조방법
|
