맞춤기술찾기

이전대상기술

액정표시장치 및 그의 제조방법

  • 기술번호 : KST2015023569
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서 트랜지스터영역과 캐패시터영역을 포함하는 투명기판과, 상기 투명기판의 상기 트랜지스터영역 및 캐패시터영역 상에 형성된 게이트전극 및 캐패시터의 하부전극과, 상기 투명기판 상에 게이트전극 및 하부전극을 덮도록 형성된 게이트절연막과, 상기 트랜지스터영역의 상기 게이트절연막 상의 상기 게이트전극과 대응하는 부분에 형성된 활성층과, 상기 활성층 상의 양측에 형성된 오믹접촉층과, 상기 게이트절연막 상에 상기 오믹접촉층과 접촉되게 형성된 소오스 및 드레인전극과, 상기 캐패시터영역의 상기 게이트절연막 상에 상기 하부전극 양측과 대응되게 형성됨과 아울러 상기 오믹접촉층과 동일한 물질 및 공정에 의해 형성된 더미유전막과, 상기 게이트절연막 상의 상기 더미유전막 사이에 상기 하부전극과 대응되게 형성된 상부전극을 구비한다.따라서, 캐패시터영역에 형성된 유전율이 큰 물질로 이루어진 더미유전막에 의해 캐패시터의 정전 용량이 증가되어 변동 전압(ㅿVp2)을 감소시키므로 플리커 현상을 감소시킬 수 있다.
Int. CL G02F 1/136 (2000.01)
CPC G02F 1/136213(2013.01) G02F 1/136213(2013.01) G02F 1/136213(2013.01) G02F 1/136213(2013.01) G02F 1/136213(2013.01)
출원번호/일자 1020000000198 (2000.01.04)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-0733876-0000 (2007.06.25)
공개번호/일자 10-2001-0068334 (2001.07.23) 문서열기
공고번호/일자 (20070702) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.01.04)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박광섭 대한민국 경상북도구미시임

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영호 대한민국 서울특별시 강남구 테헤란로**길 **, *층 (삼성동, 감령빌딩)(김영호국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2000.01.04 수리 (Accepted) 1-1-2000-0000849-27
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.05.17 수리 (Accepted) 4-1-2001-0059077-39
3 출원심사청구서
Request for Examination
2005.01.04 수리 (Accepted) 1-1-2005-0003967-15
4 명세서 등 보정서
Amendment to Description, etc.
2005.01.04 보정승인 (Acceptance of amendment) 1-1-2005-0003966-69
5 선행기술조사의뢰서
Request for Prior Art Search
2006.04.17 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search
2006.05.19 수리 (Accepted) 9-1-2006-0034211-21
7 의견제출통지서
Notification of reason for refusal
2006.05.29 발송처리완료 (Completion of Transmission) 9-5-2006-0311421-71
8 명세서등보정서
Amendment to Description, etc.
2006.07.27 보정승인 (Acceptance of amendment) 1-1-2006-0541697-91
9 의견서
Written Opinion
2006.07.27 수리 (Accepted) 1-1-2006-0541712-99
10 의견제출통지서
Notification of reason for refusal
2006.11.28 발송처리완료 (Completion of Transmission) 9-5-2006-0707390-75
11 의견서
Written Opinion
2007.01.18 수리 (Accepted) 1-1-2007-0052419-13
12 명세서등보정서
Amendment to Description, etc.
2007.01.18 보정승인 (Acceptance of amendment) 1-1-2007-0052417-22
13 등록결정서
Decision to grant
2007.05.15 발송처리완료 (Completion of Transmission) 9-5-2007-0262906-19
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.04.18 수리 (Accepted) 4-1-2008-5061241-15
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
트랜지스터영역과 캐패시터영역을 포함하는 투명기판과,상기 투명기판의 상기 트랜지스터영역 및 캐패시터영역 상에 형성된 게이트전극 및 캐패시터의 하부전극과,상기 투명기판 상에 게이트전극 및 하부전극을 덮도록 형성된 게이트절연막과,상기 트랜지스터영역의 상기 게이트절연막 상의 상기 게이트전극과 대응하는 부분에 형성된 활성층과,상기 활성층 상의 양측에 형성된 오믹접촉층과,상기 게이트절연막 상에 상기 오믹접촉층과 접촉되게 형성된 소오스 및 드레인전극과,상기 캐패시터영역의 상기 게이트절연막 상에 상기 하부전극 양측과 대응되게 형성됨과 아울러 상기 오믹접촉층과 동일한 물질 및 공정에 의해 형성된 더미유전막과,상기 게이트절연막 상의 상기 더미유전막 사이에 상기 하부전극과 대응되게 형성된 상부전극을 구비하는 액정표시장치
2 2
제 1 항에 있어서, 상기 캐패시터의 하부전극이 게이트라인 또는 별도의 배선으로 형성된 액정표시장치
3 3
삭제
4 4
제 1 항에 있어서,상기 더미유전막과 상기 오믹접촉층이 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된 액정표시장치
5 5
제 4 항에 있어서, 상기 더미유전막 및 상기 오믹접촉층이 1500∼2000Å의 두께로 형성된 액정표시장치
6 6
제 1 항에 있어서, 상기 상부전극이 상기 소오스 및 드레인전극과 동일한 물질 및 공정으로 형성된 액정표시장치
7 7
제 6 항에 있어서, 상기 상부전극과 상기 소오스 및 드레인전극이 크롬(Cr) 또는 몰리브덴(Mo)이나, MoW, MoTa 또는 MoNb의 몰리브덴 합금(Mo alloy)으로 형성된 액정표시장치
8 8
제 7 항에 있어서, 상기 상부전극과 상기 소오스 및 드레인전극이 1000∼2000Å의 두께로 형성된 액정표시장치
9 9
제 1 항에 있어서, 상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮도록 형성된 패시베이션층과, 상기 패시베이션층에 상기 드레인전극 및 상기 상부전극이 노출되도록 형성된 제 1 및 제 2 접촉홀과, 상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 더 구비하는 액정표시장치
10 10
투명기판 상의 트랜지스터영역에 게이트전극을 형성하면서 캐패시터영역에 캐패시터의 하부전극을 형성하는 공정과, 상기 투명기판 상에 상기 게이트전극 및 하부전극을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하는 공정과, 상기 오믹접촉층 및 활성층을 상기 트랜지스터영역의 상기 게이트전극과 대응되는 부분에 잔류되게 패터닝하면서 상기 캐패시터영역의 상기 하부전극의 양측과 대응하는 부분에도 잔류되도록 하여 더미유전막을 형성하는 공정과, 상기 게이트절연막 상의 상기 트랜지스터영역에 상기 오믹접촉층의 양측과 접촉되는 소오스 및 드레인전극을 형성하면서 상기 캐패시터영역에 상기 더미유전막 사이의 상기 하부전극과 대응하는 부분에 캐패시터의 상부전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법
11 11
제 10 항에 있어서, 상기 캐패시터의 하부전극을 게이트라인 또는 별도의 배선으로 형성하는 액정표시장치의 제조방법
12 12
제 10 항에 있어서, 상기 오믹접촉층과 상기 더미유전막을 동일한 물질 및 공정으로 형성하는 액정표시장치의 제조방법
13 13
제 12 항에 있어서, 상기 오믹접촉층과 상기 더미유전막을 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성하는 액정표시장치의 제조방법
14 14
제 10 항에 있어서, 상기 소오스 및 드레인전극과 상기 상부전극을 동일한 물질 및 공정으로 형성하는 액정표시장치의 제조방법
15 15
제 14 항에 있어서, 상기 소오스 및 드레인전극과 상기 상부전극을 크롬(Cr) 또는 몰리브덴(Mo)이나, MoW, MoTa 또는 MoNb의 몰리브덴 합금(Mo alloy)으로 형성하는 액정표시장치의 제조방법
16 16
제 10 항에 있어서,상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮는 패시베이션층을 형성하는 공정과,상기 패시베이션층에 상기 드레인전극 및 상기 상부전극을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정과,상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 액정표시장치의 제조방법
17 16
제 10 항에 있어서,상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮는 패시베이션층을 형성하는 공정과,상기 패시베이션층에 상기 드레인전극 및 상기 상부전극을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정과,상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 액정표시장치의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.