1 |
1
트랜지스터영역과 캐패시터영역을 포함하는 투명기판과,상기 투명기판의 상기 트랜지스터영역 및 캐패시터영역 상에 형성된 게이트전극 및 캐패시터의 하부전극과,상기 투명기판 상에 게이트전극 및 하부전극을 덮도록 형성된 게이트절연막과,상기 트랜지스터영역의 상기 게이트절연막 상의 상기 게이트전극과 대응하는 부분에 형성된 활성층과,상기 활성층 상의 양측에 형성된 오믹접촉층과,상기 게이트절연막 상에 상기 오믹접촉층과 접촉되게 형성된 소오스 및 드레인전극과,상기 캐패시터영역의 상기 게이트절연막 상에 상기 하부전극 양측과 대응되게 형성됨과 아울러 상기 오믹접촉층과 동일한 물질 및 공정에 의해 형성된 더미유전막과,상기 게이트절연막 상의 상기 더미유전막 사이에 상기 하부전극과 대응되게 형성된 상부전극을 구비하는 액정표시장치
|
2 |
2
제 1 항에 있어서, 상기 캐패시터의 하부전극이 게이트라인 또는 별도의 배선으로 형성된 액정표시장치
|
3 |
3
삭제
|
4 |
4
제 1 항에 있어서,상기 더미유전막과 상기 오믹접촉층이 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된 액정표시장치
|
5 |
5
제 4 항에 있어서, 상기 더미유전막 및 상기 오믹접촉층이 1500∼2000Å의 두께로 형성된 액정표시장치
|
6 |
6
제 1 항에 있어서, 상기 상부전극이 상기 소오스 및 드레인전극과 동일한 물질 및 공정으로 형성된 액정표시장치
|
7 |
7
제 6 항에 있어서, 상기 상부전극과 상기 소오스 및 드레인전극이 크롬(Cr) 또는 몰리브덴(Mo)이나, MoW, MoTa 또는 MoNb의 몰리브덴 합금(Mo alloy)으로 형성된 액정표시장치
|
8 |
8
제 7 항에 있어서, 상기 상부전극과 상기 소오스 및 드레인전극이 1000∼2000Å의 두께로 형성된 액정표시장치
|
9 |
9
제 1 항에 있어서, 상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮도록 형성된 패시베이션층과, 상기 패시베이션층에 상기 드레인전극 및 상기 상부전극이 노출되도록 형성된 제 1 및 제 2 접촉홀과, 상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 더 구비하는 액정표시장치
|
10 |
10
투명기판 상의 트랜지스터영역에 게이트전극을 형성하면서 캐패시터영역에 캐패시터의 하부전극을 형성하는 공정과, 상기 투명기판 상에 상기 게이트전극 및 하부전극을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하는 공정과, 상기 오믹접촉층 및 활성층을 상기 트랜지스터영역의 상기 게이트전극과 대응되는 부분에 잔류되게 패터닝하면서 상기 캐패시터영역의 상기 하부전극의 양측과 대응하는 부분에도 잔류되도록 하여 더미유전막을 형성하는 공정과, 상기 게이트절연막 상의 상기 트랜지스터영역에 상기 오믹접촉층의 양측과 접촉되는 소오스 및 드레인전극을 형성하면서 상기 캐패시터영역에 상기 더미유전막 사이의 상기 하부전극과 대응하는 부분에 캐패시터의 상부전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법
|
11 |
11
제 10 항에 있어서, 상기 캐패시터의 하부전극을 게이트라인 또는 별도의 배선으로 형성하는 액정표시장치의 제조방법
|
12 |
12
제 10 항에 있어서, 상기 오믹접촉층과 상기 더미유전막을 동일한 물질 및 공정으로 형성하는 액정표시장치의 제조방법
|
13 |
13
제 12 항에 있어서, 상기 오믹접촉층과 상기 더미유전막을 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성하는 액정표시장치의 제조방법
|
14 |
14
제 10 항에 있어서, 상기 소오스 및 드레인전극과 상기 상부전극을 동일한 물질 및 공정으로 형성하는 액정표시장치의 제조방법
|
15 |
15
제 14 항에 있어서, 상기 소오스 및 드레인전극과 상기 상부전극을 크롬(Cr) 또는 몰리브덴(Mo)이나, MoW, MoTa 또는 MoNb의 몰리브덴 합금(Mo alloy)으로 형성하는 액정표시장치의 제조방법
|
16 |
16
제 10 항에 있어서,상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮는 패시베이션층을 형성하는 공정과,상기 패시베이션층에 상기 드레인전극 및 상기 상부전극을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정과,상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 액정표시장치의 제조방법
|
17 |
16
제 10 항에 있어서,상기 게이트절연막 상에 상기 소오스 및 드레인전극과 상기 상부전극 및 더미유전막을 덮는 패시베이션층을 형성하는 공정과,상기 패시베이션층에 상기 드레인전극 및 상기 상부전극을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정과,상기 패시베이션층 상에 상기 제 1 및 제 2 접촉홀을 통해 상기 드레인전극 및 상기 상부전극과 접촉되는 화소전극을 형성하는 공정을 더 포함하는 액정표시장치의 제조방법
|