1 |
1
통신 시스템에서, 신호를 전송하는 방법에 있어서,비트 Xk 에 대한 인코딩을 수행하여, Xk, Y0k 및 Y1k 비트로 이루어지는 제 1 비트열을 출력하는 단계;상기 비트 Xk 를 인터리빙 하여 Xk' 을 출력하는 단계;상기 비트 Xk' 에 대한 인코딩을 수행하여, Xk', Y0k' 및 Y1k' 비트로 이루어지는 제 2 비트열을 출력하는 단계; 및Xk, Y0k', Y1k', Xk', Y0k 및 Y1k 의 순서로 상기 인코딩된 비트들을 출력하는 단계를 포함하여 이루어지는 신호 전송 방법
|
2 |
2
제 1 항에 있어서,상기 제 1 비트열 및 상기 제 2 비트열은 동일한 오류 정정 능력을 가지는 것을 특징으로 하는 신호 전송 방법
|
3 |
3
제 1 항에 있어서, 상기 인코딩은 터보 인코딩인 것을 특징으로 하는 신호 전송 방법
|
4 |
4
통신 시스템에 적용되는 신호 전송 장치에 있어서, 비트 Xk 에 대한 인코딩을 수행하여, Xk, Y0k 및 Y1k 비트로 이루어지는 제 1 비트열을 출력하는 제 1 인코더;상기 비트 Xk 를 인터리빙 하여 Xk' 을 출력하는 인터리버;상기 비트 Xk' 에 대한 인코딩을 수행하여, Xk', Y0k' 및 Y1k' 비트로 이루어지는 제 2 비트열을 출력하는 제 2 인코더; 및Xk, Y0k', Y1k', Xk', Y0k 및 Y1k 의 순서로 입력된 비트열에 대해 레이트 매칭을 수행하는 레이트 매칭 장치를 포함하여 이루어지는 신호 전송 장치
|
5 |
5
제 4 항에 있어서,상기 레이트 매칭 장치는, 상기 입력된 비트열에 대하여, 각각의 코드 레이트에 따라 가변적으로 펑처링 패턴을 적용하여 레이트 매칭을 수행하는 것을 특징으로 하는 신호 전송 장치
|
6 |
6
통신 시스템에서, 신호를 전송하는 방법에 있어서,정보 비트 Xk 에 대해 터보 인코딩을 수행하여, Xk, Y0k, Y1k, Xk', Y0k' 및 Y1k' 비트로 이루어지는 비트열을 출력하는 단계;상기 비트열에 대하여, Xk, Y0k, Y1k, Xk', Y0k' 및 Y1k'의 순서를 가지는 제 1 비트 시퀀스를 출력하는 단계;상기 비트열에 대하여, Xk, Y0k', Y1k', Xk', Y0k 및 Y1k의 순서를 가지는 제 2 비트 시퀀스를 출력하는 단계; 및상기 제 1 및 제 2 비트 시퀀스에 상응하는 출력 장치를 이용하여 신호를 전송하는 단계를 포함하여 이루어지는 신호 전송 방법(Y0k, Y1k 는 정보 비트 Xk 의 패리티 비트, Xk' 은 정보 비트 Xk 가 인터리빙 된 비트, Y0k', Y1k' 는 비트 Xk' 의 패리티 비트)
|
7 |
7
코드 결합을 통해 소프트 핸드오버 수행이 가능한 통신 시스템에 적용되는 신호 전송 장치에 있어서,정보 비트에 대해 제 1 터보 부호기에 의해 터보 인코딩을 수행하여 제 1 비트 시퀀스를 출력하는 제 1 인코더부;상기 정보 비트에 대해 제 2 터보 부호기에 의해 터보 인코딩을 수행하여 상기 제 1 비트 시퀀스와 성분 비트들의 순서가 상이한 제 2 비트 시퀀스를 출력하는 제 2 인코더부;상기 제 1 비트 시퀀스를 전송하는 제 1 전송부; 및상기 제 2 비트 시퀀스를 전송하는 제 2 전송부를 포함하여 이루어지며,상기 제 1 비트 시퀀스는 Xk, Y0k, Y1k, Xk', Y0k' 및 Y1k'의 순서로 출력되고, 상기 제 2 비트 시퀀스는 Xk, Y0k', Y1k', Xk', Y0k 및 Y1k 의 순서로 출력되는 것을 특징으로 하는 신호 전송 장치(Y0k, Y1k 는 정보 비트 Xk 의 패리티 비트, Xk' 은 정보 비트 Xk 가 인터리빙 된 비트, Y0k', Y1k' 는 비트 Xk' 의 패리티 비트)
|
8 |
8
삭제
|
9 |
9
제 7 항에 있어서,상기 제 1 비트 시퀀스에 대해, 제 1 펑처링 패턴을 적용하여 레이트 매칭을 수행하는 제 1 레이트 매칭부; 및상기 제 2 비트 시퀀스에 대해, 제 2 펑처링 패턴을 적용하여 레이트 매칭을 수행하는 제 2 레이트 매칭부를 더 포함하는 신호 전송 장치
|
10 |
10
제 7 항에 있어서,상기 제 1 인코더부는, 정보 비트에 대한 터보 인코딩을 수행하는 상기 제 1 터보 부호기; 및상기 터보 인코딩된 비트 시퀀스에 대해 스위칭을 수행하여 특정 패턴을 가지는 상기 제 1 비트 시퀀스가 출력되도록 하는 비트 스위치를 포함하여 이루어지는 신호 전송 장치
|
11 |
11
제 7 항에 있어서, 상기 제 2 인코더부는, 정보 비트에 대한 터보 인코딩을 수행하는 상기 제 2 터보 부호기; 및상기 터보 인코딩된 비트 시퀀스에 대해 스위칭을 수행하여, 상기 제 1 비트 시퀀스와 다른 패턴을 가지는 제 2 비트 시퀀스가 출력되도록 하는 비트 스위치를 포함하여 이루어지는 신호 전송 장치
|
12 |
12
통신 시스템에서, 신호를 전송하는 방법에 있어서,입력 비트들에 대해 터보 인코딩을 수행하여 생성된 제 1 비트 시퀀스로 이루어지는 패킷을 전송하는 단계;상기 패킷에 대한 재전송 요청을 수신하는 단계; 및상기 재전송 요청에 따라, 상기 제 1 비트 시퀀스와 동일한 비트 성분을 가지되, 비트 패턴이 다른 제 2 비트 시퀀스로 이루어지는 재전송 패킷을 전송하는 단계를 포함하며,상기 제 1 비트 시퀀스는 Xk, Y0k, Y1k, Y0k', Y1k' 및 Xk'의 비트 패턴을 가지며, 상기 제 2 비트 시퀀스는 Xk, Y0k', Y1k', Xk', Y0k 및 Y1k의 비트 패턴을 가지는 것을 특징으로 하는, 신호 전송 방법(Y0k, Y1k 는 정보 비트 Xk 의 패리티 비트, Xk' 은 정보 비트 Xk 가 인터리빙 된 비트, Y0k', Y1k' 는 비트 Xk' 의 패리티 비트)
|
13 |
13
통신 시스템에서, 신호를 전송하는 방법에 있어서,입력 비트들에 대해 터보 인코딩을 수행하여 생성된 제 1 비트 시퀀스로 이루어지는 패킷을 전송하는 단계;상기 패킷에 대한 재전송 요청을 수신하는 단계; 및상기 재전송 요청에 따라, 상기 제 1 비트 시퀀스와 동일한 비트 성분을 가지되, 비트 패턴이 다른 제 2 비트 시퀀스로 이루어지는 재전송 패킷을 전송하는 단계를 포함하며,상기 제 1 비트 시퀀스는 Xk, Y0k', Y1k', Xk', Y0k 및 Y1k의 비트 패턴을 가지며, 상기 제 2 비트 시퀀스는 Xk, Y0k, Y1k, Xk', Y0k' 및 Y1k'의 비트 패턴을 가지는 것을 특징으로 하는, 신호 전송 방법(Y0k, Y1k 는 정보 비트 Xk 의 패리티 비트, Xk' 은 정보 비트 Xk 가 인터리빙 된 비트, Y0k', Y1k' 는 비트 Xk' 의 패리티 비트)
|
14 |
14
제 12 항 또는 제 13 항에 있어서,상기 입력된 비트들은, 정보 비트 및 순환 중복 코드(CRC; Cyclic Redundanc Code)를 포함하는 것을 특징으로 하는 신호 전송 방법
|