| 1 |
1
적(R), 녹(G), 청(B)의 영상 데이터가 짝수 및 홀수 데이터로 각각 구분된 데이터 신호를 다수 개의 데이터 구동칩의 입력 핀으로 인가하여 매 스캐닝마다 액정패널의 데이터 라인에 액정구동전압을 인가하는 데이터 구동회로의 배선구조에 있어서,인접한 두 개의 제 1 데이타 구동칩과 제 2 데이타 구동칩을 한 쌍으로 하고, 상기 각 쌍의 제 1, 제 2 데이터 구동칩들 내의 상기 입력 핀들이 상호 대칭적으로 배치되는 다수개의 데이타 구동칩들;상기 각 쌍의 제 1 데이타 구동칩의 짝수의 데이터를 입력받는 입력 핀과 제 2 데이타 구동칩의 짝수의 데이타를 입력받은 입력 핀을 연결하는 적어도 하나 이상의 제 1 연결선과, 상기 각 쌍의 제 1 데이타 구동칩의 홀수의 데이터를 입력받는 입력 핀과 제 2 데이타 구동칩의 홀수의 데이타를 입력받은 입력 핀을 연결하는 적어도 하나 이상의 제 2 연결선을 구비함을 특징으로 하는 특징으로 하는 액정표시장치의 데이터 구동회로 배선구조
|
| 2 |
2
제 1 항에 있어서,타이밍 컨트롤러로부터 짝수 영상 데이터를 상기 제 1 연결선에 공급하기 위한 제 1 신호 라인과,상기 타이밍 컨트롤러로부터 홀수 영상 데이타를 상기 제 2 연결선에 공급하기 위한 제 2 신호 라인을 더 포함함을 특징으로 하는 액정표시장치의 데이터 구동회로 배선구조
|
| 3 |
3
제 2 항에 있어서,상기 제 1 연결선과 제 1 신호 라인 및 제 2 연결선과 제 2 신호라인은 각각 비아홀을 통해 연결됨을 특징으로 하는 액정표시장치의 데이터 구동회로 배선구조
|
| 4 |
4
제 1 항에 있어서,상기 각 데이터 구동칩은 입력 핀들의 배치를 제어하기 위한 선택 단자를 구비함을 특징으로 하는 액정표시장치의 데이타 구동회로 배선 구조
|
| 5 |
5
적(R), 녹(G), 청(B)의 영상 데이터가 짝수 및 홀수 데이터로 각각 구분된 데이터 신호를 다수 개의 데이터 구동칩의 입력 핀으로 인가하여 매 스캐닝마다 액정패널의 데이터 라인에 액정구동전압을 인가하는 데이터 구동회로의 배선구조에 있어서,인접한 두 개의 데이타 구동칩들의 입력 핀들이 상호 대칭적으로 배치되도록 일렬로 배치되는 다수개의 데이타 구동칩들;상기 인접한 두개의 데이타 구동칩들의 상기 짝수의 데이터를 입력받는 입력 핀들을 서로 연결하는 적어도 하나의 제 1 연결선; 상기 인접한 두개의 데이타 구동칩들의 홀수의 데이터를 입력받는 입력 핀들을 서로 연결하는 적어도 하나의 제 2 연결선을 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동회로 배선구조
|
| 6 |
6
제 5 항에 있어서,타이밍 컨트롤러로부터 짝수 영상 데이터를 공급하기 위한 제 1 신호 라인과, 상기 타이밍 컨트롤러로부터 홀수 영상 데이타를 공급하기 위한 제 2 신호 라인을 더 구비하고, 상기 제 1, 제 2 신호 라인은 상기 다수개의 데이타 구동칩 중 맨 처음의 데이타 구동칩에 연결됨을 특징으로 하는 액정표시장치의 데이터 구동회로 배선구조
|
| 7 |
7
제 5 항에 있어서,상기 제 1, 제 2 연결선은 각 데이타 구동칩 사이에 지그재그로 배치됨을 특징으로 하는 액정표시장치의 데이타 구동회로 배선 구조
|
| 8 |
8
제 5 항에 있어서,상기 각 데이터 구동칩은 입력 핀들의 배치를 제어하기 위한 선택 단자를 구비함을 특징으로 하는 액정표시장치의 데이타 구동회로 배선 구조
|
