| 1 |
1
기판상에 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과 상기 화소영역내에 각각 배치되는 박막트랜지스터를 형성하는 단계; 상기 기판상의 각 화소영역내에 불투명 금속, 투명 금속 및 포토레지스트를 순차적으로 형성하는 단계; 상기 기판 상부에 마스크를 위치시킨 후 광을 조사하여 포토레지스트를 현상하고 불투명한 금속 및 투명금속을 에칭하여 상기 데이터라인과 실질적으로 평행하게 배열된 불투명 금속층 및 상기 불투명 금속층 위에 투명한 공통전극을 형성하는 단계; 및 상기 공통전극과 실질적으로 평행하게 배열된 화소전극을 형성한 후 기판 전체에 걸쳐서 보호층을 형성하는 단계로 구성된 횡전계방식 액정표시소자 제조방법
|
| 2 |
2
제1항에 있어서, 상기 박막트랜지스터를 형성하는 단계는, 상기 기판위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 전체에 걸쳐 게이트절연층을 형성하는 단계; 상기 게이트절연층 위의 게이트전극 영역에 반도체층을 형성하는 단계; 및 상기 반도체층 위에 소스/드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법
|
| 3 |
3
제1항에 있어서, 상기 투명 금속층은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)로 구성된 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 방법
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서, 상기 불투명 금속 및 투명 금속을 적층하는 단계는, 상기 게이트절연층 위에 불투명 금속을 적층하는 단계; 및 상기 불투명 금속위에 투명 금속을 적층하는 단계를 포함하는 것을 특징으로 하는 방법
|
| 7 |
7
제6항에 있어서, 상기 박막트랜지스터의 소스/드레인전극을 형성하는 단계는 상기 불투명 금속을 에칭하는 단계로 이루어진 것을 특징으로 하는 방법
|
| 8 |
8
기판상에 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과 상기 화소영역내에 각각 배치되는 박막트랜지스터를 형성하는 단계;상기 화소영역에 상기 데이터라인과 실질적으로 평행한 화소전극을 형성한 후 기판 전체에 걸쳐서 보호층을 형성하는 단계;상기 보호층 위에 불투명 금속을 적층하는 단계;상기 불투명 금속위에 투명 금속을 적층하고 그 위에 포토레지스트를 형성하는 단계; 및상기 기판 상부에 마스크를 위치시킨 후 광을 조사하여 포토레지스트를 현상하고 불투명한 금속 및 투명금속을 에칭하여 상기 화소전극과 실질적으로 평행하게 배열된 불투명 금속층 및 상기 불투명 금속층 위에 투명한 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계방식 액정표시소자 제조방법
|
| 9 |
9
기판상에 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과 상기 화소영역내에 각각 배치되는 박막트랜지스터를 형성하는 단계; 상기 기판상의 각 화소영역내에 투명 금속, 불투명 금속 및 포토레지스트를 적층하는 단계; 상기 기판 상부에 마스크를 위치시킨 후 광을 조사하여 포토레지스트를 현상하고 투명금속 및 불투명 금속을 에칭하여 상기 데이터라인과 실질적으로 평행하게 배열된 투명한 공통전극 및 상기 공통전극 위에 배치된 불투명 금속층을 형성하는 단계; 상기 공통전극 위에 배치된 불투명 금속층을 제거하는 단계; 및 상기 공통전극과 실질적으로 평행하게 배열된 화소전극을 형성한 후 기판 전체에 걸쳐서 보호층을 적층하는 단계로 구성된 횡전계방식 액정표시소자 제조방법
|
| 10 |
10
기판;상기 기판상에 종횡으로 배열되어 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;상기 화소영역에 게이트라인과 실질적으로 평행하게 배열된 공통라인;각 화소영역에 배치된 박막트랜지스터;상기 화소영역내에 데이터라인과 실질적으로 평행하게 배열되어 신호가 인가됨에 따라 기판과 실질적으로 평행한 전계를 인가하는 적어도 한쌍의 화소전극 및 투명한 공통전극; 및상기 공통전극의 하부에 배치되어 상기 공통전극과 접촉하는 불투명한 금속층으로 구성된 횡전계방식 액정표시소자
|
| 11 |
11
제10항에 있어서, 상기 박막트랜지스터는, 상기 기판위에 형성된 게이트전극; 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 게이트절연층; 상기 게이트절연층 위의 게이트전극 영역에 형성된 반도체층; 상기 반도체층 위에 형성된 소스/드레인전극; 및 상기 기판 전체에 걸쳐 적층된 보호층을 포함하는 것을 특징으로 하는 액정표시소자
|
| 12 |
12
제10항에 있어서, 상기 공통전극은 ITO와 IZO로 구성된 일군으로부터 선택된 물질로 이루어져 상기 공통라인과 접속되는 것을 특징으로 하는 액정표시소자
|
| 13 |
13
제11항에 있어서, 상기 화소전극은 상기 게이트절연층 위에 배치된 것을 특징으로 하는 액정표시소자
|
| 14 |
14
제11항에 있어서, 상기 화소전극은 상기 보호층 위에 배치된 것을 특징으로 하는 액정표시소자
|
| 15 |
15
제11항에 있어서, 상기 불투명 금속층과 공통전극은 상기 게이트절연층 위에 배치된 것을 특징으로 하는 액정표시소자
|
| 16 |
16
제11항에 있어서, 상기 불투명 금속층과 공통전극은 상기 보호층 위에 배치된 것을 특징으로 하는 액정표시소자
|
| 17 |
16
제11항에 있어서, 상기 불투명 금속층과 공통전극은 상기 보호층 위에 배치된 것을 특징으로 하는 액정표시소자
|
