1 |
1
하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극;상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극;상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극;상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극;상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극;상부기판상에 형성된 칼라필터층; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 상기 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스;상기 상, 하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
2 |
2
제1항에 있어서, 상기 액정층의 배향방향은 수평방향으로 형성되며, 상기 데이터 라인과 상기 제 3 공통전극들 사이에서 전기장 방향이 상기 배향막의 러빙방향과 평행한 방향을 갖는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
삭제
|
6 |
6
삭제
|
7 |
7
제1항에 있어서, 상기 제 1 내지 제 3 공통전극은 상기 게이트라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
8 |
8
제1항에 있어서, 상기 제 1 및 제 2 화소전극은 상기 데이터라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
9 |
9
제1항에 있어서, 상기 블랙 매트릭스는 수지 또는 금속으로 형성함을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
10 |
10
삭제
|
11 |
11
삭제
|
12 |
12
삭제
|
13 |
13
삭제
|
14 |
14
제1항에 있어서, 상기 박막 트랜지스터는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층상에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖고 상기 제 2 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
15 |
15
삭제
|
16 |
16
제1항에 있어서, 상기 제 1 내지 제 3 공통전극들과 상기 제 1 및 제 2 화소전극들의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 더 개재되어 있음을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|
17 |
16
제1항에 있어서, 상기 제 1 내지 제 3 공통전극들과 상기 제 1 및 제 2 화소전극들의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 더 개재되어 있음을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치
|