| 1 |
1
특정 채널의 압축된 비트스트림을 입력받아 비디오 비트스트림을 파싱하여 출력하는 트랜스포트 디코더가 복수개 구비되고, 상기 복수개의 트랜스포트 디코더를 통해 복수 채널의 HD급 비디오 비트스트림을 입력받아 픽처 단위로 한 디스플레이 프레임 주기내에 복수개의 비디오 프레임을 디코딩하는 비디오 디코더; 상기 비디오 디코더에서의 움직임 보상 및 듀얼 비디오 디스플레이를 위해 상기 비디오 디코딩된 프레임들을 저장하는 외부 메모리; 상기 비디오 디코더에서 디코딩된 복수 채널의 비디오 프레임 데이터를 상기 외부 메모리로부터 읽어 와 디스플레이 포맷에 맞게 변환한 후 디스플레이 장치의 화면 상에 복수 채널의 비디오 프레임을 동시에 디스플레이시키는 비디오 디스플레이 처리부(VDP); 그리고 상기 비디오 디코더에서 한 디스플레이 프레임 주기내에 복수개의 HD급 비디오 프레임을 디코딩한 후 디스플레이하도록 상기 비디오 디코더와 외부 메모리 그리고 VDP와의 인터페이싱을 수행하는 메모리 인터페이스를 포함하여 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 2 |
2
제 1 항에 있어서, 상기 비디오 디코더는 상기 복수개의 트랜스포트 디코더를 통해 출력되는 복수 채널의 비디오 비트스트림을 픽처 단위로 일시 저장한 후 출력하는 비디오 버퍼; 상기 비디오 버퍼를 통해 출력되는 복수 채널의 비디오 비트스트림을 픽처 단위로 가변길이 디코딩하여 움직임 벡터, 양자화 값, DCT 계수로 분리한 후 출력하는 가변 길이 디코딩부; 상기 복수 채널 중 한 채널의 DCT 계수를 해당 양자화 값에 따라 역양자화(IQ)하는 제 1 IQ부; 상기 복수 채널 중 다른 채널의 DCT 계수를 해당 양자화 값에 따라 역양자화하는 제 2 IQ부; 상기 제 1, 제 2 IQ부에서 역 양자화된 DCT 계수를 입력받고 상기 역 양자화된 DCT 계수가 포함되는 매크로 블록 내 다수개의 서브 블록을 복수개의 그룹으로 나누어 파이프라인된 이산 여현 변환(IDCT)을 수행하는 복수개의 IDCT부; 상기 VLD부에서 출력되는 움직임 벡터와 외부 메모리에 저장된 이전 프레임을 이용하여 픽처 단위로 현재의 픽셀값에 대한 움직임 보상을 수행하는 움직임 보상부; 상기 복수개의 IDCT부에서 출력되는 IDCT된 값과 상기 움직임 보상부에서 움직임 보상된 값을 더하는 가산기; 그리고 한 디스플레이 프레임 주기내에 두개의 다른 비디오 프레임이 디코딩되도록 상기 비디오 버퍼, VLD부, 가산기, 및 움직임 보상부를 픽처 단위로 제어하는 픽처 제어부를 포함하여 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 3 |
3
제 2 항에 있어서, 상기 메모리 인터페이스부에는 픽처 및 디스플레이 유형에 따라 상기 가산기의 출력에 대해 수평, 수직 방향으로 감축을 수행한 후 외부 메모리에 저장하는 다운 샘플링부와, 움직임 보상시 상기 메모리에서 읽은 데이터를 수평 방향으로 업 샘플링하여 움직임 보상부로 출력하는 업 샘플링부가 포함되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 4 |
4
제 3 항에 있어서, 상기 다운 샘플링부는 상기 가산기에서 출력되는 데이터의 디스플레이 유형에 따라 각 픽처를 수평 방향으로 1/2 해상도 감축을 수행하거나, 수평, 수직 방향으로 각각 1/2씩 해상도 감축을 수행하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 5 |
5
제 3 항에 있어서, 상기 다운 샘플링부는 디스플레이 유형이 DTV 메인 디스플레이와 DTV 서브 디스플레이의 PIP 형태인 경우, 상기 DTV 메인 픽처는 감축을 수행하지 않고, DTV 서브 픽처는 수평 방향으로 1/2, 수직 방향으로 1/2 해상도 감축을 수행하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 6 |
6
제 3 항에 있어서, 상기 다운 샘플링부는 디스플레이 유형이 DTV 메인 디스플레이와 DTV 서브 디스플레이의 스플릿-스크린 형태인 경우, 상기 DTV 메인 픽처와 DTV 서브 픽처는 각각 수평 방향으로만 1/2 해상도 감축을 수행하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 7 |
7
제 1 항에 있어서, 상기 픽처 제어부는 입력되는 데이터가 프레임 픽처로 인코딩되어 있고 듀얼 비디오 디스플레이를 수행할 경우, 비디오 디코더의 한 프레임 디코딩에 필요한 주기(decode_sync)는 VDP의 한 프레임 디스플레이에 필요한 주기(disp_field)의 반 주기가 되게 하여, disp_field의 한 주기 동안 복수개의 비디오 프레임이 디코딩되어 디스플레이되도록 제어하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 8 |
8
제 1 항에 있어서, 상기 픽처 제어부는 입력되는 데이터가 필드 픽처로 인코딩되어 있고 듀얼 비디오 디스플레이를 수행할 경우, 비디오 디코더의 한 프레임 디코딩에 필요한 주기(decode_sync)는 VDP의 한 프레임 디스플레이에 필요한 주기(disp_field)의 반 주기가 되게 하고, 상기 decode_sync의 반 주기 동안에는 한 채널의 톱 필드가, 나머지 반 주기 동안에는 다른 채널의 톱 필드가 디코딩되도록 제어하고, 그 다음 decode_sync의 반 주기 동안에는 상기 한 채널의 바텀 필드가, 나머지 반 주기 동안에는 상기 다른 채널의 바텀 필드가 디코딩되도록 제어하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 9 |
9
제 1 항에 있어서, 상기 외부 메모리로 135MHz 이상의 64비트 데이터 폭을 가지는 DDR(double data rate) SDRAM을 사용하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 10 |
9
제 1 항에 있어서, 상기 외부 메모리로 135MHz 이상의 64비트 데이터 폭을 가지는 DDR(double data rate) SDRAM을 사용하는 것을 특징으로 하는 비디오 디코딩 시스템
|
