| 1 |
1
절연 기판 상에 비정질 실리콘층을 증착하는 단계와; 상기 비정질 실리콘층을 소정의 결정화 방법에 의해 결정립 및 결정립계로 이루어진 폴리실리콘층으로 형성하는 단계와; 상기 폴리실리콘층의 결정립 및 결정립계의 두께치가 서로 대응되는 값을 갖도록 불산(HF) 및 과산화수소(H202)로 이루어진 에천트(etchant)를 이용하여 상기 폴리실리콘층을 표면처리하는 단계와; 상기 표면처리된 폴리실리콘층을 패터닝하여 반도체층으로 형성하는 단계 를 포함하는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 폴리실리콘층으로 형성하는 단계에서, 상기 결정립계에는 표면이 융기된 힐락(hillock)이 형성되며, 상기 힐락 영역은 산화물질로 이루어지고, 상기 폴리실리콘층의 표면처리 단계는, 상기 과산화수소의 작용에 의해 폴리실리콘층 상부에 상기 힐락 영역과 대응되는 두께의 인위적인 산화막을 형성하는 단계와, 상기 불산의 작용에 의해 상기 힐락 영역의 산화 물질 및 인위적인 산화막을 제거하는 단계를 포함하는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 3 |
3
제 1 항에 있어서, 상기 불산의 농도는 1 ~ 5 %이고, 상기 과산화수소의 농도는 2 ~ 6 %이며, 상기 불산 및 과산화수소의 함량비는 1 : 1 인 것을 특징으로 하는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 4 |
4
제 1 항에 있어서, 상기 에천트에는 DI 워터(deionized water)를 더욱 포함하는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 5 |
5
제 1 항에 있어서, 상기 반도체층을 형성하는 단계 다음에는, 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더욱 포함하는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 6 |
6
제 1 항에 있어서, 상기 폴리실리콘층의 결정화 방법은 레이저 에너지를 이용하는 레이저 결정화 방법에 의해 이루어지는 폴리실리콘 박막트랜지스터 소자의 제조방법
|
| 7 |
7
비정질 실리콘을 이용한 결정화 방법에 의해 결정립 및 결정립계로 이루어진 폴리실리콘층의 결정립계에서의 힐락을 제거하는데 이용되는 불산 및 과산화수소로 이루어진 폴리실리콘층의 표면 처리용 에천트
|
| 8 |
8
제 7 항에 있어서, 상기 불산의 농도는 1 ~ 5 %이고, 상기 과산화수소의 농도는 2 ~ 6 %이며, 상기 불산 및 과산화수소의 함량비는 1 : 1 인 것을 특징으로 하는 폴리실리콘층의 표면 처리용 에천트
|
| 9 |
9
제 7 항에 있어서, 상기 에천트에는 DI 워터(deionized water)를 더욱 포함하는 폴리실리콘층의 표면 처리용 에천트
|
| 10 |
9
제 7 항에 있어서, 상기 에천트에는 DI 워터(deionized water)를 더욱 포함하는 폴리실리콘층의 표면 처리용 에천트
|
