| 1 |
1
기판과;
상기 기판 상에 게이트 절연막을 사이에 두고 서로 수직하게 교차하여 픽셀영역을 정의하는 게이트 배선과 데이터 배선과;
상기 두 배선의 교차지점에 위치하고, 게이트 전극과 제 1 반도체층과 소스 전극과 드레인 전극으로 구성된 박막트랜지스터와;
상기 게이트 절연막 위로 상기 데이터 배선과 평행하게 이격하여 일 방향으로 연장된 공통배선과;
상기 공통배선의 하부에, 제 2 반도체층과 상기 게이트 절연막을 사이에 두고 상기 드레인 전극과 일끝이 중첩하며 배선형태로 상기 공통배선과 중첩하도록 구성된 제 1 캐패시터 전극과;
상기 픽셀영역의 상부에 위치하고, 상기 공통배선과 접촉하며 상기 제 1 캐패시터 전극과 중첩하며 형성된 투명한 제 2 캐패시터 전극과;
상기 제 2 캐패시터 전극의 상부에 제 1 보호막을 사이에 두고 위치하고, 상기 드레인 전극 및 제 1 캐패시터 전극과 접촉하는 투명한 화소전극
을 포함하며, 상기 제 1 스토리지 캐패시터 전극과 게이트 절연막과 공통배선이 제 1 캐패시터를 이루며, 상기 화소전극과 제 1 보호막과 상기 제 2 캐패시터 전극이 제 2 캐패시터를 이루며, 상기 제 1 및 제 2 캐패시터는 중첩하며 형성된 것이 특징인 엑스레이 영상감지소자
|
| 2 |
2
제 1 항에 있어서,
상기 박막트랜지스터와 상기 제 1 보호막 사이에 무기절연막과 유기절연막이 적층된 형태를 가지며 상기 드레인 전극을 관통하여 그 측면을 노출시키며 상기 드레인 전극 하부에 위치하는 상기 제 1 캐패시터 전극을 노출시키는 콘택홀을 갖는 제 2 보호막을 더욱 포함하는 엑스레이 영상감지소자
|
| 3 |
3
제 2 항에 있어서,
상기 무기 절연막은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)이고, 상기 유기 절연막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)인 엑스레이 영상감지소자
|
| 4 |
4
제 2 항에 있어서,
상기 제 2 보호막 위로 상기 콘택홀을 통해 상기 드레인 전극과 제 1 캐패시터 전극과 접촉하며, 동시에 상기 화소전극과도 접촉하는 드레인 보조전극이 더욱 구성된 엑스레이 영상감지소자
|
| 5 |
5
제 1 항에 있어서,
상기 공통배선과 소스 및 드레인 전극은 몰리브덴(Mo)으로 구성된 엑스레이 영상 감지소자
|
| 6 |
6
제 1 항에 있어서,
상기 제 2 캐패시터 전극과 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속인 엑스레이 영상감지 소자
|
| 7 |
7
제 1 항에 있어서,
상기 제 1 반체층과 제 2 반도체층은 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층되어 구성된 엑스레이 영상감지소자
|
| 8 |
8
제 1 항에 있어서,
상기 제 1 반도체층은 상기 데이터배선의 하부로 연장된 엑스레이 영상감지소자
|
| 9 |
9
스위칭 영역과 화소 영역과 공통배선 영역이 정의(定義)된 기판상에 상기 화소영역의 일측을 따라 연장된 게이트 배선과, 게이트 배선에서 스위칭 영역으로 연장된 게이트 전극과, 상기 공통배선 영역에 제 1 캐패시터 전극을 형성하는 단계와;
상기 게이트 전극과 게이트 배선과 제 1 캐패시터 전극 위로 기판의 전면에 게이트 절연막을 형성하는 단계와;
상기 게이트 전극의 상부의 게이트 절연막 상에 제 1 반도체층과, 상기 공통배선 영역에 제 2 반도체층을 형성하는 단계와;
상기 제 1 반도체층 위로 소스 전극과 이와 이격하며 상기 제 1 캐패시터 전극과 일끝단이 중첩하는 드레인 전극과, 상기 게이트 절연막 위로 상기 소스 전극과 연결되고 상기 게이트 배선과 수직하게 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 제 2 반도체층의 상부에 상기 데이터 배선과 나란하게 이격하는 공통배선을 형성하는 단계와;
상기 소스 및 드레인 전극과 데이터 배선과 공통배선 위로 기판의 전면에 무기 절연막인 제 1 보호막을 형성하고 패턴하여, 상기 드레인 전극과 제 1 캐패시터 전극을 노출하는 제 1 드레인 콘택홀과, 상기 공통배선을 노출하는 제 1 공통배선 콘택홀을 형성하는 단계와;
상기 제 1 보호막의 상부에 유기 절연막인 제 2 보호막을 형성하고 패턴하여, 상기 드레인 전극과 제 1 캐패시터 전극을 노출하는 제 2 드레인 콘택홀과, 상기 공통배선을 노출하는 제 2 공통배선 콘택홀을 형성하는 단계와;
상기 제 2 보호막 위로 노출된 공통배선과 접촉하며 상기 제 1 캐패시터 전극과 중첩하는 투명한 제 2 캐패시터 전극을 형성하는 단계와;
상기 제 2 캐패시터 전극 위로 기판의 전면에 제 3 보호막을 형성하고 패턴하여, 상기 드레인 전극과 제 1 캐패시터 전극을 노출하는 제 3 드레인 콘택홀을 형성하는 단계와;
상기 제 3 보호막 위로 노출된 드레인 전극과 제 1 캐패시터 전극과 접촉하면서, 상기 화소영역에 위치하는 화소전극을 형성하는 단계
를 포함하는 엑스레이 영상감지소자 제조방법
|
| 10 |
10
제 9 항에 있어서,
상기 제 1 보호막은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)으로 형성되고, 상기 제 2 보호막은 벤조사이클로부텐(BCB)또는 아크릴(acryl)계 수지(resin)로 형성된 엑스레이 영상감지소자 제조방법
|
| 11 |
11
제 9 항에 있어서,
상기 제 2 보호막 위로 상기 드레인 전극 및 게이트 전극과 상기 화소전극과 동시에 접촉하는 드레인 보조전극을 형성하는 단계를 더욱 포함하는 엑스레이 영상감지소자 제조방법
|
| 12 |
12
제 9 항에 있어서,
상기 공통배선과 소스 및 드레인 전극은 몰리브덴(Mo)으로 형성된 엑스레이 영상 감지소자 제조방법
|
| 13 |
13
제 9 항에 있어서,
상기 제 2 캐패시터 전극과 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속으로 형성된 엑스레이 영상감지 소자 제조방법
|
| 14 |
14
제 9 항에 있어서,
상기 제 1 반체층과 제 2 반도체층은 순수 비정질 실리콘층(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)층이 적층되어 형성된 엑스레이 영상감지소자 제조방법
|
