맞춤기술찾기

이전대상기술

디지털 시스템의 비동기 리셋 회로

  • 기술번호 : KST2015026987
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 디지털 시스템의 비동기 리셋 회로에 관한 것으로, 종래에는 각각의 디지털 칩에 리셋 신호를 공급하기 위해 클럭 및 데이터 라인을 배정해야 하는데 클럭 신호가 많게 되면 고주파 성분이 방사될 수가 있으므로 전자장 장애에 불리해지는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 초기 전원의 입력에 의해 리셋 명령을 출력하는 메인칩과; 상기 메인칩으로부터 출력되는 리셋 명령을 순차적으로 지연시켜 순차 지연된 리셋 신호를 각각 출력하는 다수의 지연회로와; 상기 다수의 지연회로와 각각 연결되어 이 지연회로로부터 전달되는 리셋 신호에 의해 초기화되는 다수의 디지털 칩으로 구성되어 다수의 지연 회로를 이용하여 하나의 리셋 명령을 서로 다르게 시간 지연된 다수의 리셋 신호를 발생시켜 다수의 디지털 칩에 순차 출력함으로써 메인칩, 다수의 디지털 칩으로 구성된 장치에 비동기 리셋 회로를 제공하는 효과가 있다.
Int. CL G06F 1/04 (2006.01)
CPC G06F 1/24(2013.01)
출원번호/일자 1020030006794 (2003.02.04)
출원인 엘지전자 주식회사
등록번호/일자 10-0486552-0000 (2005.04.21)
공개번호/일자 10-2004-0070620 (2004.08.11) 문서열기
공고번호/일자 (20050503) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.02.04)
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정지훈 대한민국 경기도용인시구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.02.04 수리 (Accepted) 1-1-2003-0038647-49
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2003.10.16 수리 (Accepted) 4-1-2003-0055522-32
3 선행기술조사의뢰서
Request for Prior Art Search
2004.07.09 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2004.08.18 수리 (Accepted) 9-1-2004-0050927-09
5 의견제출통지서
Notification of reason for refusal
2004.10.25 발송처리완료 (Completion of Transmission) 9-5-2004-0441526-57
6 명세서 등 보정서
Amendment to Description, etc.
2004.12.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0613522-63
7 의견서
Written Opinion
2004.12.24 수리 (Accepted) 1-1-2004-0613520-72
8 등록결정서
Decision to grant
2005.03.29 발송처리완료 (Completion of Transmission) 9-5-2005-0140652-10
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.08.08 수리 (Accepted) 4-1-2008-5128387-76
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.04.27 수리 (Accepted) 4-1-2009-5080835-50
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.11.03 수리 (Accepted) 4-1-2009-0023850-26
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
초기 전원의 입력에 의해 리셋 명령을 출력하는 메인칩과; 상기 메인칩으로부터 출력되는 리셋 명령을 순차적으로 지연시켜 순차 지연된 리셋 신호를 각각 출력하는 다수의 지연회로와; 상기 다수의 지연회로와 각각 연결되어 이 지연회로로부터 전달되는 리셋 신호에 의해 초기화되는 다수의 디지털 칩으로 구성된 것을 특징으로 하는 디지털 시스템의 비동기 리셋 회로
2 1
초기 전원의 입력에 의해 리셋 명령을 출력하는 메인칩과; 상기 메인칩으로부터 출력되는 리셋 명령을 순차적으로 지연시켜 순차 지연된 리셋 신호를 각각 출력하는 다수의 지연회로와; 상기 다수의 지연회로와 각각 연결되어 이 지연회로로부터 전달되는 리셋 신호에 의해 초기화되는 다수의 디지털 칩으로 구성된 것을 특징으로 하는 디지털 시스템의 비동기 리셋 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.