맞춤기술찾기

이전대상기술

다결정 박막트랜지스터의 제조방법

  • 기술번호 : KST2015028117
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 다결정 박막트랜지스터의 제조 방법에 관한 것으로 특히, 역스테거드형(inverted staggered type) 다결정 박막트랜지스터의 제조방법에 관한 것이다. 본 발명에 따른 다결정 박막트랜지스터는, 액티브 패턴을 결정화하는 동시에 활성화를 진행하기 위해, 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층을 동시에 적층하고 패턴하되, 상기 오믹 콘택층의 하부로 비정질 실리콘을 노출하는 슬릿 패턴을 구성한다. 상기 순수 비정질 실리콘 및 불순물 비정질 실리콘을 동시에 결정화하는 공정을 진행하면, 오믹 콘택층이 존재하는 부분과 그렇지 않은 부분의 두께차로 인해, 상기 노출된 비정질 실리콘층은 결정이 측면성장하게 되는 결과를 얻을 수 있다. 이와 같은 경우에는, 양질의 다결정 실리콘을 얻을 수 있고 별도의 활성화 공정을 생략할 수 있어, 박막트랜지스터의 동작이 개선되는 장점과 함께 공정수율을 개선하는 장점이 있다.
Int. CL H01L 29/786 (2006.01)
CPC H01L 29/78678(2013.01) H01L 29/78678(2013.01) H01L 29/78678(2013.01) H01L 29/78678(2013.01) H01L 29/78678(2013.01)
출원번호/일자 1020030041833 (2003.06.26)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-0980465-0000 (2010.08.31)
공개번호/일자 10-2005-0001601 (2005.01.07) 문서열기
공고번호/일자 (20100907) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.03.26)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤진모 대한민국 서울특별시강남구
2 윤수영 대한민국 경기도군포시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 네이트특허법인 대한민국 서울특별시 강남구 역삼로 ***, ***호(역삼동, 하나빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.06.26 수리 (Accepted) 1-1-2003-0229072-21
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2008.03.26 수리 (Accepted) 1-1-2008-0219747-35
3 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2008.03.26 수리 (Accepted) 1-1-2008-0219734-42
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.04.18 수리 (Accepted) 4-1-2008-5061241-15
5 선행기술조사의뢰서
Request for Prior Art Search
2009.11.09 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search
2009.12.04 수리 (Accepted) 9-1-2009-0065201-05
7 의견제출통지서
Notification of reason for refusal
2010.02.25 발송처리완료 (Completion of Transmission) 9-5-2010-0085536-59
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.04.19 수리 (Accepted) 1-1-2010-0247848-08
9 등록결정서
Decision to grant
2010.08.27 발송처리완료 (Completion of Transmission) 9-5-2010-0375980-87
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 구성된 게이트 전극과; 상기 게이트 전극의 상부에 구성된 게이트 절연막과; 상기 게이트 전극 상부의 게이트 절연막 상에 위치하고, 상기 게이트 전극에 대응하는 부분이 측면성장한 결정립으로 구성된 다결정 액티브층과; 상기 다결정 액티브층의 상부에 위치하고, 서로 소정간격 이격된 다결정 오믹 콘택층과; 상기 오믹 콘택층과 접촉하고 서로 이격된 소스 전극과 드레인 전극 을 포함하는 다결정 박막트랜지스터
2 2
제 1 항에 있어서, 상기 오믹 콘택층은 n+ 또는 p+ 불순물이 도핑된 다결정 실리콘층인 다결정 박막트랜지스터
3 3
제 1 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 구성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층을 적층하는 단계와; 상기 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층 식각하여, 아일랜드 형상으로 적층된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 게이트 전극에 대응하는 일부 오믹 콘택층을 식각하여 하부의 액티브 층을 노출하는 단계와; 액티브층과 오믹 콘택층의 상부에 레이저를 조사하여, 상기 노출된 액티브층을 측면 결정화 하는 동시에, 상기 오믹 콘택층을 활성화 하는 단계와; 상기 결정화된 액티브층과 오믹 콘택층이 형성된 기판의 전면에 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 식각하여, 상기 오믹 콘택층을 노출하는 이격된 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 노출된 오믹 콘택층과 접촉하는 소스 전극과 드레인 전극을 형성하는 단계 를 포함하는 다결정 박막트랜지스터 제조방법
4 4
제 3 항에 있어서, 상기 게이트 절연막과 층간 절연막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나로 형성된 다결정 박막트랜지스터 제조방법
5 5
제 3 항에 있어서, 상기 액티브층과 오믹 콘택층의 적층 두께는 80nm~500nm이고, 상기 오믹 콘택층의 사이로 노출된 액티브층의 두께는 30nm~100nm인 다결정 박막트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.