1 |
1
박막 트랜지스터의 게이트 전극과;
상기 게이트 전극과 접속된 게이트 라인과;
상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인과;
상기 데이터 라인과 접속된 소스전극;
상기 소스전극과 마주하는 드레인 전극과;
상기 드레인 전극과 중첩됨과 아울러 상기 드레이 전극의 측면을 가로지르는 적어도 둘이상의 돌출부가 형성된 반도체 패턴과;
보호막의 컨택홀을 통해 상기 드레인 전극과 접속된 화소전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
2 |
2
제 1 항에 있어서
상기 돌출부는 화소전극의 측면과 인접한 드레인 전극의 측면부에 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
3 |
3
기판 상에 박막 트랜지스터의 게이트 전극, 상기 게이트 전극이 접속되는 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와;
상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하고 상기 게이트 절연막 위에 적어도 둘이상의 돌출부를 갖는 반도체 패턴을 형성하는 단계와;
상기 반도체 패턴이 형성된 기판 상에 데이터 라인 및 소스 전극과, 상기 돌출부와 중첩되는 측면부를 갖는 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;
상기 소스/드레인 패턴이 형성된 기판 상에 컨택홀을 갖는 보호막을 형성하는 단계와;
상기 보호막 상에 상기 컨택홀을 통해 상기 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
4 |
4
제 3 항에 있어서,
상기 돌출부는 화소전극의 측면과 인접한 드레인 전극의 측면부에 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
5 |
5
제 3 항에 있어서,
상기 돌출부는 상기 드레인 전극의 측면부를 가로지르도록 상기 반도체 패턴에서 신장되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|