| 1 |
1
아날로그 입력 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기와, 상기 아날로그-디지털 변환기 또는 외부에서 발생한 DC 성분을 제거하는 DC 제거부와, 상기 DC 제거된 입력 신호를 입력받아 외부의 튜너 및 중간주파수 AGC 증폭기의 이득을 제어하고, 중간 주파수 AGC 이득 값을 생성하는 외부 AGC와, 상기 DC 제거된 입력 신호의 이득을 보정하며, 내부 AGC 이득 값을 생성하는 내부 AGC와, 상기 중간 주파수 AGC 이득 값 및 내부 AGC 이득 값을 입력받아 입력 신호 유무 조건 신호를 생성하는 입력 신호 검출기를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 2 |
2
제 1 항에 있어서, 상기 내부 AGC는, 이득 에러를 검출하기 위한 AGC 에러 검출부와, 상기 이득 에러 값을 누적하여 내부 AGC 이득 보정 값을 출력하는 IF 루프 필터와, 상기 이득 보정 값과 상기 DC 제거된 입력 신호를 곱하여 이득 보정된 입력 신호를 생성하는 곱셈기를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 3 |
3
제 2 항에 있어서, 상기 AGC 에러 검출부는, 상기 이득 보정된 입력 신호와 기설정되어 입력되는 입력 신호 전력 기준 값과의 차를 통해 상기 이득 에러를 구하는 것을 특징으로 하는 입력 신호 검출 장치
|
| 4 |
4
제 1 항에 있어서, 상기 입력 신호 검출기는, 상기 중간 주파수 AGC 이득 값 혹은 내부 AGC 이득 값 중 어느 하나를 선택하기 위한 AGC 이득 선택부와, 상기 선택된 이득 값을 이용하여 입력된 신호의 세기를 판단함으로써 입력 신호의 유무 조건 신호를 생성하는 비교기로 구성되는 AGC 동작 범위 검출부를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 5 |
5
아날로그 입력 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기와, 상기 아날로그-디지털 변환기 또는 외부에서 발생한 DC 성분을 제거하는 DC 제거부와, 상기 DC 제거된 입력 신호 및 기설정되어 입력되는 입력 신호 전력 기준값을 입력받아, 상기 두 신호의 비교를 통해 입력 신호 안정도 조건 신호를 출력하는 입력 신호 검출기를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 6 |
6
제 5 항에 있어서, 상기 입력 신호 검출기는, 상기 DC 제거된 입력 신호를 입력받아 구간 평균 전력을 생성하는 구간 평균 전력부와, 기설정된 입력 신호 전력 기준 값을 입력받아 입력 신호 상/하한 기준 값을 생성하는 입력 신호 상/하한 기준값 생성기와, 상기 구간 평균 전력과 상기 입력 신호 상/하한 기준값을 비교하여 입력 신호 안정도 조건 신호를 생성하는 비교기를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 7 |
7
제 6 항에 있어서, 상기 구간 평균 전력부는, 상기 DC 제거된 입력 신호를 제곱하여 전력 값으로 바꾸어주는 제곱기와, 상기 전력 값을 기설정된 일정 구간 동안 누적하는 적분기와, 상기 누적된 값에 평균을 취하여 구간 평균 전력을 생성하는 평균부를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 8 |
8
제 6 항에 있어서, 상기 입력 신호 상/하한 기준값은 상기 입력 신호 전력 기준값에 세트 개발자에 의해 선택된 일정 수를 곱하여 생성되는 것을 특징으로 하는 입력 신호 검출 장치
|
| 9 |
9
아날로그 입력 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기와, 상기 아날로그-디지털 변환기 또는 외부에서 발생한 DC 성분을 제거하는 DC 제거부와, 상기 DC 제거된 입력 신호의 이득을 보정하며, 내부 AGC 이득 값을 생성하는 내부 AGC와, 외부의 튜너 혹은 중간 주파수 AGC 증폭기의 이득을 조정하기 위해 고주파 및 중간 주파수 AGC 제어 신호를 생성하고, 중간 주파수 AGC 이득 값을 생성하는 외부 AGC와, 상기 DC 제거된 입력 신호, 기설정되어 입력되는 입력 신호 전력 기준값, 중간 주파수 AGC 이득 및 내부 AGC 이득 값을 입력받아 입력 신호 유무 및 입력 신호의 안정도를 판단하는 입력 신호 검출기를 포함하여 구성됨을 특징으로 하는 입력 신호 검출 장치
|
| 10 |
10
아날로그 입력 신호를 디지털 신호로 변환하는 단계와, 상기 변환 과정 혹은 외부에서 발생한 DC 성분을 제거하는 단계와, 상기 DC 성분이 제거된 신호를 입력받아 외부의 튜너 및 중간주파수 AGC 증폭기의 이득을 제어하고, 중간 주파수 AGC 이득 값을 생성하는 단계와, 상기 DC 성분이 제거된 신호의 이득을 보정하며, 내부 AGC 이득 값을 생성하는 단계와, 상기 중간 주파수 AGC 이득 값 및 내부 AGC 이득 값을 입력받아 입력 신호 유무 조건 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 11 |
11
제 10 항에 있어서, 상기 내부 AGC 이득 값을 생성하는 단계는, 기설정되어 입력되는 입력 신호 전력 기준 값과 상기 DC 성분이 제거된 신호의 이득을 보정한 신호와의 차를 통해 이득 에러를 검출하는 단계와, 상기 검출된 이득 에러 값을 누적하여 이득을 보정함으로써 상기 내부 AGC 이득 값을 생성하는 단계와, 상기 이득 보정 값과 상기 DC 제거된 신호를 곱하여 상기 이득 보정 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 12 |
12
제 10 항에 있어서, 상기 입력 신호 유무 조건을 생성하는 단계는, 상기 중간 주파수 AGC 이득 값 혹은 내부 AGC 이득 값 중 어느 하나를 선택하는 단계와, 상기 선택된 이득 값을 이용하여 입력된 신호의 세기를 판단함으로써 입력 신호 유무 조건 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 13 |
13
아날로그 입력 신호를 디지털 신호로 변환하는 단계와, 상기 변환 과정 혹은 외부에서 발생한 DC 성분을 제거하는 단계와, 상기 DC 제거된 입력 신호 및 기설정되어 입력되는 입력 신호전력 기준값을 입력받아, 상기 두 신호의 비교를 통해 입력 신호 안정도 조건 신호를 생성하여 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 14 |
14
제 13 항에 있어서, 상기 입력 신호 안정도 조건 신호를 검출하는 단계는, 상기 DC 제거된 입력 신호를 입력받아 구간 평균 전력을 생성하는 단계와, 기설정된 입력 신호 전력 기준 값을 입력받아 입력 신호 상/하한 기준값을 생성하는 단계와, 상기 구간 평균 전력과 상기 입력 신호 상/하한 기준값을 비교하여 입력 신호 안정도 조건 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 15 |
15
제 14 항에 있어서, 상기 구간 평균 전력을 생성하는 단계는, 상기 DC 제거된 입력 신호를 제곱하여 전력 값으로 바꾸어주는 단계와, 상기 전력 값을 기설정한 일정 구간 동안 누적하는 단계와, 상기 누적된 값에 평균을 취하여 구간 평균 전력을 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 16 |
16
제 14 항에 있어서, 상기 입력 신호 상/하한 기준값은 상기 입력 신호 전력 기준값에 세트 개발자에 의해 선택된 일정 수를 곱하여 생성되는 것을 특징으로 하는 입력 신호 검출 장치
|
| 17 |
17
아날로그 입력 신호를 디지털 신호로 변환하는 단계와, 상기 변환 과정 혹은 외부에서 발생한 DC 성분을 제거하는 단계와, 상기 DC 제거된 입력 신호의 이득을 보정하며, 내부 AGC 이득 값을 생성하는 단계와, 외부의 튜너 혹은 중간 주파수 AGC 증폭기의 이득을 조정하기 위해 고주파 및 중간 주파수 AGC 제어 신호를 생성하고, 중간 주파수 AGC 이득 값을 생성하는 단계와, 상기 DC 제거된 입력 신호, 기설정되어 입력되는 입력 신호 전력 기준값, 상기 중간 주파수 AGC 이득 값 및 내부 AGC 이득 값을 입력받아 입력 신호 유무 및 입력 신호의 안정도를 판단하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
| 18 |
17
아날로그 입력 신호를 디지털 신호로 변환하는 단계와, 상기 변환 과정 혹은 외부에서 발생한 DC 성분을 제거하는 단계와, 상기 DC 제거된 입력 신호의 이득을 보정하며, 내부 AGC 이득 값을 생성하는 단계와, 외부의 튜너 혹은 중간 주파수 AGC 증폭기의 이득을 조정하기 위해 고주파 및 중간 주파수 AGC 제어 신호를 생성하고, 중간 주파수 AGC 이득 값을 생성하는 단계와, 상기 DC 제거된 입력 신호, 기설정되어 입력되는 입력 신호 전력 기준값, 상기 중간 주파수 AGC 이득 값 및 내부 AGC 이득 값을 입력받아 입력 신호 유무 및 입력 신호의 안정도를 판단하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 신호 검출 방법
|
