| 1 |
1
게이트 라인들과, 상기 게이트 라인들과 교차되게 배열된 데이터 라인들과, 상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 EL셀(OLED)을 구비하는 EL 패널에 있어서, 상기 각 데이터 라인에 소정의 전류를 인가하기 위한 외부 싱크전류 라인들과, 상기 각 데이터 라인과 외부 싱크전류 라인의 사이 및 각 데이터 라인에 구비된 한 쌍의 스위치들과, 상기 스위치를 일정한 주기로 개폐하는 제어 신호가 인가되는 제어신호 라인들과, 상기 각 EL셀에 전원을 공급하는 공급전원 및 상기 데이터 라인들 사이에 접속되는 박막트랜지스터가 구비된 보상회로들과, 상기 EL셀들을 구동시키기 위한 구동회로들이 포함되는 것을 특징으로 하는 일렉트로 루미네센스 패널
|
| 2 |
2
제 1항에 있어서, 상기 구동회로는, 상기 EL셀에 전원을 공급하는 공급전원과, 상기 공급전원과 상기 EL셀 사이에 접속된 제 1 박막트랜지스터와, 상기 데이터 라인 및 상기 제 1 박막트랜지스터의 게이트전극 사이에 접속되어 스위치 역할을 하는 제 2 박막트랜지스터와, 상기 제 1 박막트랜지스터의 게이트전극 및 상기 공급전원에 접속되는 캐패시터를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 패널
|
| 3 |
3
제 2항에 있어서, 상기 제 1 박막 트랜지스터는 PMOS 박막 트랜지스터이며, 제 2 박막트랜지스터는 PMOS 박막트랜지스터 또는 NMOS 박막트랜지스터임을 특징으로 하는 일렉트로 루미네센스 패널
|
| 4 |
4
제 1항에 있어서, 상기 스위치는 PMOS 박막트랜지스터 또는 NMOS 박막트랜지스터임을 특징으로 하는 일렉트로 루미네센스 패널
|
| 5 |
5
제 1항에 있어서, 상기 EL 패널의 하단부에 프리차지 회로(precharge circuit)가 더 구비됨을 특징으로 하는 일렉트로 루미네센스 패널
|
| 6 |
6
제 5항에 있어서, 상기 프리차지 회로는 각각의 데이터 라인에 연결된 박막트랜지스터들로 구성되며, 상기 각 박막트랜지스터의 게이트 전극에는 전압 콘트롤 신호(V_con)가 인가되고, 상기 전압 콘트롤 신호의 인가에 동기되어 상기 박막트랜지터의 소스/ 드레인 전극을 통해 프리차지 전압(V_precharge)이 상기 데이터 라인으로 인가됨을 특징으로 하는 일렉트로 루미네센스 패널
|
| 7 |
7
게이트 라인들과, 상기 게이트 라인들과 교차되게 배열된 라인들과, 상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 EL셀(OLED)을 구비하는 EL 패널을 구동하는 방법에 있어서, 게이트 라인에 스캔 신호가 인가되는 단계와, 상기 스캔 신호가 인가되는 기간(T1)이 n개의 블록 기간(t1, t2, ??, tn)으로 나뉘고, 각 블록에 해당하는 데이터 라인들에 데이터 신호가 순차적으로 인가되는 단계가 포함되는 것을 특징으로 하는 일렉트로 루미네센스 패널의 구동방법
|
| 8 |
8
제 7항에 있어서, 상기 데이터 라인들은 n개의 블록 구간에 의해 나뉘어 지며, 소정의 블록 구간에 해당하는 데이터 라인들에는 상기 소정의 블록 구간에 대응되는 상기 소정의 블록 기간동안 데이터 신호가 인가됨을 특징으로 하는 일렉트로 루미네센스 패널의 구동방법
|
| 9 |
9
제 7항에 있어서, 상기 데이터 신호는 일정한 크기를 가진 전류임을 특징으로 하는 일렉트로 루미네센스의 구동방법
|
| 10 |
9
제 7항에 있어서, 상기 데이터 신호는 일정한 크기를 가진 전류임을 특징으로 하는 일렉트로 루미네센스의 구동방법
|
